基于FPGA和MATLAB的QPSK调制解调论文(共26页)

1、基于FPGA的QPSK全数字调制解调系统的设计与实现南京航空航天大学硕士学位论文 PAGE 18 PAGE 23摘 要FPGA由于其具有逻辑单元丰富、集成度高以及可灵活配置等诸多优点，而被广泛应用于算法实现以及产品原型(yunxng)验证之中。特别在通信领域(ln y)，FPGA得到了越来越广的应用。在未来(wili)无线通信系统中，软件无线电技术将充分发挥其优越性，必将得到人们越来越多的关注。本课题将以基于FPGA的软件无线电硬件平台，结合软件无线电技术设计实现全数字QPSK调制解调系统。本文首先介绍了QPSK调制解调系统的基本原理，系统主要包括QPSK调制，Costas载波同步环，Gard

2、ner位同步环，自适应AGC。并对每个模块做了简单的介绍。然后对每个模块进行理论研究与分析，并进行MATLAB仿真，得到其中一些设计参数。由于整个系统，同步技术占有重要位置，为了突出其重要性，我们对载波同步和位同步进行了详细的理论分析。最后提出了系统的FPGA设计方案。整个系统以ISE10.1为软件开发平台，通过verilog HDL和xilinx公司的ip核进行设计与实现，并对每个模块进行了modelsim仿真，仿真包括功能仿真与时序仿真。最后将设计完的解调模块下载到Spartan 3AN1400的软件无线电开发平台上进行测试，发送信号则通过E4438C产生，测试不同噪声，频偏，时偏的情况下

3、，系统的工作情况。并采用chipscope进行实时观察，获得硬件测试结果。关键词：FPGA，软件无线电，QPSK，Costas，Gardner，自适应AGC，ISEABSTRACTFPGA由于其具有逻辑单元丰富、集成度高以及可灵活配置等诸多优点(yudin)，而被广泛应用于算法实现以及产品原型验证之中。特别在通信(tng xn)领域，FPGA得到了越来越广的应用。在未来(wili)无线通信系统中，软件无线电技术将充分发挥其优越性，必将得到人们越来越多的关注。本课题将以基于FPGA的软件无线电硬件平台，结合软件无线电技术设计实现全数字QPSK调制解调系统。本文首先介绍了QPSK调制解调系统的基本

4、原理，系统主要包括QPSK调制，Costas载波同步环，Gardner位同步环，自适应AGC。并对每个模块做了简单的介绍。然后对每个模块进行理论研究与分析，并进行MATLAB仿真，得到其中一些设计参数。由于整个系统，同步技术占有重要位置，为了突出其重要性，我们对载波同步和位同步进行了详细的理论分析。最后提出了系统的FPGA设计方案。整个系统以ISE10.1为软件开发平台，通过verilog HDL和xilinx公司的ip核进行设计与实现，并对每个模块进行了modelsim仿真，仿真包括功能仿真与时序仿真。最后将设计完的解调模块下载到Spartan 3AN1400的软件无线电开发平台上进行测试，

5、发送信号则通过E4438C产生，测试不同噪声，频偏，时偏的情况下，系统的工作情况。并采用chipscope进行实时观察，获得硬件测试结果。 .Key words: 第一章 绪论(xln)1.1课题(kt)研究背景(bijng)与研究意义1.1.1软件无线电的研究随着通信技术的发展，基于模拟电路的通信系统已经无法满足日益高涨的通信需求。基于数字电路的通信系统逐渐显示出其强大的功能。软件无线电就是数字化的通信系统的典范。软件无线电包含三层含义：一是“全数字化”，将宽带A/D和D/A向射频端靠近，由将频谱由基带移到中频；将基带、中频甚至射频数字化；不仅接收机数字化，发射机也要数字化。二是把硬件作为无

6、线电通信的基本平台，而尽可能多的通信功能用软件来实现，通信体制由软件定义。三是软件无线电不仅仅是一种实现方法，更代表了一种新型的体制和开放的、可扩展的、模块化的软硬件平台体系结构，实现多频段、多模式、多业务、多个性。软件无线电的最初研究是从美军的Speakeasy多频段多模式电台开始的，其思想很快被应用于民用移动通信，之后软件无线电的概念己远远超出了无线通信，而是适应于整个广义的通信领域。软件无线电这一新概念一经提出，就得到了全世界无线电领域的广泛关注。由于软件无线电所具有的灵活性、开放性等特点，使其不仅在军、民无线通信中获得了应用，而且将在其他领域例如电子战、雷达、信息化家电等领域得到推广。

7、目前软件无线电更多的是以一种概念和猜想的形式出现的，具体的定义和体系结构尚无定论，而软件无线电作为未来通信乃至未来无线电技术的发展方向，对其研究是极具实际意义的。1.1.2全数字调制解调技术简介调制技术是通信系统的关键技术，调制解调效果的关系着通信系统的性能，所以要根据不同的通信信道的特性选择合适的调制方式，并采取合理的算法实现。数字信号调制是把基带数字信号变换为频带数字信号的过程，数字信号的调制端备包括纠错编码和调制模块，其基本结构如下所示。图 1.1数字调制系统框图系统(xtng)首先将模拟信号转化为数字信号，通常这个部分通过AD芯片来实现(shxin)，然后通过信道编码使数字信号适合在信

8、道上传输。数字通信解调端的构成如图1-2所示。其中，其中载波(zib)同步和定时同步是解调器的2个核心单元，它们直接决定着解调器的误码性能。图1-2数字解调系统框图解调单元的载波同步和定时同步将完全在数字部分完成，而模数转换器的位置决定了接收机的数字化程度。本课题我们也将重点研究载波同步和定时同步。调制技术根据调制信号的不同可以分为模拟调制技术和数字调制技术两类。模拟调制中调制信号是连续变化的模拟信号，通过调制信号控制载波的不同参数变化，可以分为模拟幅度调制(AM)、模拟频率调制(FM)和模拟相位调制(PM)。在数字调制中调制信号为离散化的数字信号，根据载波参数的变化，可以分为幅度键控(ASK

9、)、频移键控(FSK)和相移键控(PSK)，另外还有正交幅度调制(QAM)以及正交频分复用(OFDM)等方式。ASK信号的抗干扰能力较差，只是用于早期的数字电报系统，FSK在数字通信中得到了广泛的使用，在第二代移动通信GSM系统中用到了高斯最小频移键控(GMSK)方式，它是在FSK基础上改进的一种调制方式。在第三代移动通信系统中，频谱效率较高的QPSK以及QAM都会得到更多的采用。在数字调制方式中，以基带数据信号控制载波的相位使它作不连续的有限取值的变化以实现传输信息的方法称为数字调相，又称为相移键控。从理论上分析，相移键控调制方式中不同的相位差的载波越多，传输速率越高，并能够减小由于信道特性

10、引起的码间串扰的影响，从而提高数字通信的有效性和频谱利用率。如四相调制(QPSK)在发送一个码元周期内传输了两位码，信息传输速率是二相调制(BPSK)的两倍，而8PSK的信息传输速率是BPSK的三倍，但是相邻载波间的相位差越小，对接收短的要求就越高，将使误码率增加，传输的可靠性随之降低。QPSK是目前应用非常广泛的调制解调技术，目前QPSK调制的实现主要是利用数字电路和专用芯片来完成，通常利用可编程数字电路对基带信号进行码元变换，成形滤波等处理后得到同相分量和正交分量，然后将两路信号分量经过数模转换获得模拟信号送入一个正交相乘器与中频载波调制得到中频QPSK调制信号。本课题我们将研究QPSK的

11、调制解调方式。1.1.3基于FPGA的数字(shz)接收机系统的设计过去的数字(shz)信号处理实现中，大多采用ASIC和DSP，但这类器件(qjin)都有一定的缺陷。ASIC处理速度快，但开发成本高，而且内部功能不可改变，这样系统的可重构性差；DSP可以通过更改软件来改变其功能，其重构性好，但它的处理速度慢，逐渐跟不上越来越高的信号处理速度的要求。FPGA是近几年出现的新型可编程逻辑器件，它不仅具有很高的速度和可靠性，而且具有用户重复定义的逻辑功能，即具有可编程的特点。它的出现不仅使数字电路系统的设计非常灵活，而且大大缩短了系统研制周期，缩小了数字电路系统的体积和所用芯片的种类。FPGA的出

12、现就是超大规模数字集成电路技术和计算机辅助设计技术发展的结果。近年来，FPGA工艺发展很快，FPGA的工作时钟频率也不断增高，使芯片的处理能力增强。随着大规模可编程逻辑器件的发展，系统设计进入“片上可编程系统(SOPC)”的新纪元，越来越多的新型FPGA内嵌CPU或者DSP内核，支持软硬件协同设计。基于这样的发展，FPGA己经成为实现软件无线电数字信号处理的一种非常有效的选择。其内部结构可以实现高速的数据处理过程，而它灵活的可重构性能保证系统能够实现在线重构，使系统具有高度的灵活性，当设备需要增加新的无线接口时，不需要增加新的FPGA芯片，而只需将现有FPGA的内部逻辑重构就可以了，这样就降低

13、了设备的成本，缩短了开发周期，正是因为它的这些优点，FPGA在软件无线电技术的研究和设备开发中正在发挥越来越重要的作用。1.2 论文主要内容与结构本课题旨在研究一款基于FPGA的全数字QPSK调制解调系统。FPGA芯片选用Xilinx公司Spartan3AN系列xc3s1400an。在Matlab环境下进行算法仿真，然后实现基于FPGA的QPSK信号的全数字调制与解调系统，整个系统包括QPSK调制，自适应AGC，Costas同步环，Gardner同步环。本文各章安排如下：第一章主要介绍了软件无线电的基本概念，分析了软件无线电的研究现状以及研究的意义，分析了比较软件无线电硬件平台主要的实现方式。

14、第二章介绍了软件无线电的基础知识，包括带通采样与软件无线电中的主要信号处理算法。另外还详细论述了软件无线电硬件平台的主要设计思想。第三章则介绍了本课题(kt)设计的软件无线电硬件系统(xtng)的设计(shj)目标以及总体设计方案。详细阐述了各子模块硬件方案设计与实现。此外本章还着重介绍了系统电路板设计中使用的电磁兼容技术。第四章首先阐述了FPGA主要设计思想，然后重点介绍了本系统FPGA设计实现的各功能模块，包括PCI总线模块、DAC芯片配置模块、自动增益控制以及数字上下变频模块的设计。第五章归纳总结了系统各子模块的调试思路、调试步骤以及测试结果。第六章对本课题做了简要的总结，对本课题设计的

15、软件无线电系统的不足做了归纳，并对进一步研制软件无线电平台的几个方向进行了展望。第二章 QPSK调制解调(ji dio)系统简介2.1 QPSK调制(tiozh)技术的基本原理正交相移键控(Quadrature Phase Shift Keying，QPSK)也称为四进制相移键控，是多相相移键控(MPSK)中常用的一种，它是利用载波四个不同(b tn)的相位来表征数字信息的调制方式。QPSK信号可以表示为： (2.1)式中，是载波的角频率，是第k个码元的载波相位取值，是一个发送码元的持续时间，它将取可能的四种相位之一，是发送码元的波形函数。是可以取区间任何离散值的随机变量，可取的个数由调制方式

16、的进制来决定。在QPSK调制系统中，发送端可取的相位值为四个。将上式2-1展开，得到： (2.2)令，则有： (2.3)再令则有： (2.4)从上面可以看到QPSK信号可以当作是两路BPSK信号经正交调制后相加得到，即若QPSK的比特传输速率是，则其I路Q路都是比特速率为的BPSK信号。在相同传输速率的条件下，QPSK的频谱利用率是BPSK的一倍。QPSK信号的产生方法分为调相法和相位选择法。调相法其基本过程为：输入的数字序列经过数据预处理单元完成信号的信道编码从而生成两路信号，通过成形滤波后输出成形序列，再将两路成形序列和sin和cos相乘完成调制，最后将混频后的信号通过DAC模块输出。用调

17、相法产生QPSK信号的组成方框图如图2.1所示，图中串并变换器将输入的二进制序列依次分成I、Q两路，通过两个平衡调制器分别对同相载波及正交载波进行二相调制，将两路输出叠加即可得到四相移相信号。图2.1 基于(jy)内插的位同步方法原理图 在此结构(jigu)中，成型滤波的作用有两个，一个是平滑波形(b xn)，提高频谱利用率；一个是消除码间干扰。一般我们采用的成型滤波为平方根升余弦低通滤波器。具体的讨论我们将在后面的电路设计中详细讨论。相位选择法用相位选择法产生QPSK信号的组成方框图如图2.2所示。图2.2相位选择法组成框图图中，四相载波发生器分别送出调相所需的四种不同相位的载波。按照串/并

18、变换器输出的双比特码元的不同，逻辑选相电路输出相应的载波。例如，双比特码元为“1 0”时，输出相位为45的载波；为“0 0”时，输出相位为135的载波等。2.2 QPSK解调技术2.2.1 QPSK解调的基本原理在QPSK解调中，常采用相干解调解调的方法大致有相干解调和非相干解调，一般而言相干解调性能比非相干解调好，使用非相干解调主要(zhyo)是其解调电路简单。本文(bnwn)在QPSK解调(ji dio)中，将采用相干解调，相干解调原理如图2-3所示。QPSK相干解调的核心问题在于对载波同步和位同步，其性能的好坏直接对通信质量产生影响。在相干解调技术中，要求在接收端提供一个本地参考载波，这

19、个参考载波与信号的载波是同频同相的。载波同步，我们一般采用直接同步法从接收到的信号中提取。本文中采用直接法提取载波和位同步信号，接下来介绍QPSK解调的基本原理。图2.3 QPSK系统解调框图我们假设通过AD采样后的数字信号为： (2.5)则QPSK信号经I，Q两路分别与载波相乘并经过低通滤波后可表示为： (2.6) (2.7)其中是发送端NCO的初始相位。当本地恢复的同相载波与调制载波达到同频同相时，有，则I，Q两路信号分别为双比特原始基带信号成形滤波后的离散采样，对其进行位同步提取后即可分别判决出两路码元，再经过并串转换可解调出原始信号。解调过程中涉及到数字下变频、载波同步、位同步等关键技

20、术。数字下变频是随着数字信号处理技术的发展而出现的，目前大量使用在数字中频技术中，它的根本任务就是实现数字中频到基带信号的变换。数字下变频的组成包括数字混频器、数字控制振荡器（NCO）和低通滤波器（LPF）三部分组成。影响数字下变频器性能的主要因素有两个：一是表示数字本振、输入信号以及混频乘法运算的样本数值的有限字长所引起的误差；二是数字本振相位分辨率不够而引起数字本振样本数值的近似取值。载波同步的方法可以分为两种，一种是在发送有用信号的同时在适当的频率上同时发送导频信号，导频信号的功率较小。另一种是直接从接收到得信号中提取在波频率，在工程中通常在用后面一种方法，工程中可以使用平方变换，同相正

21、交锁相环或者用其他的软件算法实现。考虑到相移键控信号和抑制载波的双边带信号等，在其信号中并不含载波分量，用普通的锁相环无法提取，要设计抑制载波跟踪环路，才能完成从中提取相干载波的功能，本系统设计解调器采用Costas锁相环方式来实现载波同步。位同步(tngb)可分为自同步和外同步两种，自同步是直接从接收信号中提取位同步信息，而外同步时在发射端专门发送导频信号。在数字通信中常用到得方法是自同步方法，它可以通过滤波法，延迟相干法锁相方法等实现，对于不归零的二进制随机序列，不能直接从中提取位同步信息，但是可以通过波形变换，变成归零信号，然后进行滤波，就可以提取出所需的同步信号。延迟相干法类似于相干解

22、调，不过延迟时间要小于码长。接收信号(xnho)与延迟信号相乘后，得到一组码宽度为的举行(jxng)归零码，这样就可以得到位同步信号的频率分量。 这两个部分也是本文的重点，我们将在本文的后续章节研究载波同步和位同步的实现方法。2.2.2 QPSK星座图QPSK信号可以用星座图来表示，它表明各个符号间的幅度相位关系，用双比特表示，即11，00，01，10。四个双比特符号分别表示QPSK信号的四个相位，相邻两个相位之间是正交的，对于，星座图如图2.4所示：图2.4 QPSK星座映射图上图星座图中，11，01，00，10分别对应于己调信号相位初始载波相位通常设为0。在它们的相位偏移关系中，我们称，0

23、1对11，00对01，相位偏移90；或者00对11偏180事实上，在通常情况下，我们对相位偏移的陈述中，都是以符号00作为基准相位来加以描述的，我们可以得到00对应0，01对应-90，10对应90，11对应180。南京航空航天大学硕士学位论文第三章 QPSK调制端的设计(shj)与实现3.1调制(tiozh)方式的选择调制在无线信道和有线信道的数字通信系统中是必不可少(b b k sho)的。调制的方式很多，可以分为无记忆调制和有记忆调制。无记忆调制，是不重叠的符号间隔发送的信号之间不存在相关性。其调制方式包括脉冲幅度调制PAM，数字PAM是以载波的幅度表示传输的信息，因此其也称幅移键控(AS

24、K)；相位调制，即将所要传输的信息加载到载波的相位上，以载波相位表示信息内容，其通常被称为相移键控(PSK)；正交幅度调制(QAM)，是以载波幅度和相位联合表示所要传输的信息；频率调制，就是以载波频率的变化来表示传输信息的不同，也称为频移键控(FSK)。有记忆调制，连续符号间隔发送的信号之间有相关性。这种相关性的引入通常是为了发送信号频谱的形成，以便与信道的频谱特性相适应，在不同信号间隔发送的信号之间的相关性，通常采用调制码的方法对调制器输入端的数据序列进行编码来实现。有记忆调制比较常用的是连续相位FSK(CPFSK)和连续相位调制(CPM)，这种调制限定相位连续，通常以积分的方法平滑不连续的

25、点，相位连续的同时也使信号具有记忆性。有记忆调制解决了从一个振荡器输出到另一个的突发式的切换造成的在信号主要频段之外有比较大的频谱旁瓣的问题，使频带利用率有所提升。调制方式的选择不仅仅要考虑调制方式的性能，而且要依据实际情况做出选择。由于各种调制方式各有优缺点，选择的目标永远都是使系统的整体性能达到最优。常用的调制方式如以BPSK(二进制移相键控)，QPSK(四进制移相键控)，DQPSK(差分四进制移相键控)和MSK(最小移频键控)进行比较，在相干检测条件下它们有相同的功率利用率，DQPSK解调不用估计相位偏差，解决了载波的相位模糊问题，但性能却比QPSK低劣将近2.3dB。总体来看，BPSK

26、频带利用率和抗非线性能力最差，MSK有较好的抗非线性能力和适中的带宽利用率，QPSK有最好的带宽利用率和适中的抗非线性能力。从实现的复杂度来看，BPSK最简单，QPSK复杂度适中，MSK实现最复杂。在一个实际通信系统，调制方式的选择，通常要考虑功率利用率和频带利用率，实际通信中，在功率受限的条件下要采用功率利用率高的调制方式，而在频带受限的情况下要采用频带利用率高的调制方式。功率利用率高的PSK调制的各种形式。对于MPSK调制，M越大，带宽效率越大，那么带宽利用就越有效，然而随着M的增大，调制解调要达到相同的比特误码率所要付出的信噪比的代价就会越高，所以对各方面参数综合考虑，一般选用M8的调制

27、方式，最常用的调制方式为QPSK。本文，我们将详细研究QPSK调制解调系统的关键技术。3.2全数字QPSK调制(tiozh)原理3.2.1成形(chn xn)滤波器原理在现代无线通信中，基带信号的频谱范围都比较宽。为了有效利用信道，总希望每个码元波形的频谱扩展尽可能小，为尽量减小波形失真，又希望码元波形在时间上的扩展尽可能小。然而信号的频谱分析表明，任何信号的频谱与它的时间宽度(kund)不可能同时被限制在任意小的有限值以内。因此，我们在设计的时候要充分考虑设计应满足在消除码间干扰和实现最佳检测的前提下，大大压缩频谱宽度，提高频带的利用率。波形成形一般通过滤波成形滤波器来实现，成形滤波器的作用

28、有两个：一是为了消除码间干扰，满足无码间干扰的奈奎斯特特性；二是平滑波形，使调制信号频谱带外衰减加快，提高频带利用率，这是调制系统中对滤波器最基本的要求。奈奎斯特第一准则，又称第一无失真条件，本质上是抽样值无失真条件。如果信号经传输后整个波形发生了变化，但只要其特定点的抽样值保持不变，那么用再次抽样的方法，仍然可以准确的恢复原始信号，因为信息完全携带在抽样幅度值上。假设数字信号传输波形为，其付氏变换为，码元宽度为T，当数字信号以1/T波特的码元速率传输时，接收端无码间干扰的充要条件是在时域上： （3.1）或者在频域 （3.2） 对数字信号来说，并不要求在带限传输后时域波形保持不变，而只要求在取

29、样判决时刻只对当前的符号有响应，而对其他符号的响应全等于零，就能完全消除码间串扰的影响，从而准确地恢复出原来数字序列的幅度信息即可。满足式(2.1)或式(2.2)的信号波形s(t)是多种多样的，其中理想低通传输特性的基带系统具有最大的频带利用率。但是理想低通系统在实际应用中存在两个问题(wnt)：一是理想矩形特性的物理实现极为困难；二是冲激响应的拖尾很长，衰减(shui jin)很慢，当定时存在偏差时，可能出现严重的码间串扰，如下图所示：图3.1 理想低通系统(xtng)的特性基于以上的分析在本文中成形滤波器选择的是平方根升余弦滚降滤波器。它可以消除理想低通滤波器设计的困难，有一个平滑的过渡带

30、，通过引入滚降系数，改变传输信号的成形波形，可以减小抽样定时脉冲误差所带来的影响。 （3.3）其中为滚降系数，系统的6dB带宽是，而系统的绝对带宽是：。该传输函数的时域响应为： （3.4）式中，为码元周期(zhuq)，是奈奎斯特频率(pnl)，称为滚降因子(ynz)，它决定着H(f)的形状，的取值对系统性能有着重要影响。在0，1间取值，当较大时，时域波形的衰减快，并且振荡起伏小，这对于减小码间干扰和定时误差的影响有利，但系统占用频带变宽，频带利用率减小了，同时带内噪声对信号的影响也会增大；当较小时，系统频带利用率得到提高，噪声的影响被减弱了，但波形振荡起伏大，对码间干扰和定时误差的影响增大，系

31、统误码率变大。考虑到接收波形在再生判决中还要再抽样一次以得到无失真的抽样值，而理想的瞬时抽样不可能实现，也就是抽样时刻不可能完全没有误差，抽样脉冲宽度也不可能等于0，因此，为了减小抽样定时脉冲误差所带来的影响，滚降系数a不能太小，通常选择。在本文中，成形滤波器选择滚降系数a=0.5。3.2.2调制端NCO原理数控振荡器(Numerically Controlled Oscillators，NCO)在中频数字化调制解调中已得到广泛应用，它所产生的正余弦信号可以用作FSK、BPSK、QPSK等多种调制方式的载波。NCO在中频数字化调制器用作本振源，可产生完全正交的数字载波，保证调制时I、Q两路数据

32、完全正交，消除了模拟调制由于载波的不完全正交性造成的调制信号星座图的歧变。在中频数字化解调中，NCO用作产生本地参考本振源，对中频信号进行下变频至基带，因此在软件无线电收发机中NCO的作用至关重要。数控振荡器NCO是产生一个给定频率的信号发生器，其信号的数字化波形可以在一个更高时钟频率下进行相位累加而得到。它需要满足奈奎斯特定理，即待产生的频率低于时钟频率的1/2。NCO的目标，就是产生一个理想的正弦或余弦信号： （3.5） 式中，为本地振荡器频率；为NCO输入信号的采样频率。数控振荡器一般由相位寄存器、相位累加器和正弦查找表等部分组成。在实际设计中，不管是直接设计NCO还是采用IP进行设计，

33、其基本原理均为查表法的实现方法。 正弦信号采样序列对应的离散(lsn)相位序列为，相位(xingwi)增量，为一常量(chngling)，且只与频率有关。由此可见，频率与相位增量有对应关系。即相位增量一定时，频率f也随之确定。数字处理中必须进行相位量化，正弦信号一个周期经历的相位为，若将均匀量化为M等分，频率所对应的相位增量取其中的K等份，则有： （3.6）即： （3.7）这里K是决定输出频率的参量，即所谓的频率控制字。则式2.5可以得到如下式子： （3.8）应此，全数字NCO的实现方式在本质上就是K的不断累加过程。从不变量K到以采样率产生量化的相位序列的过程，一般由一个被频率为的时钟驱动的M

34、进制累加器来实现。在NCO中，M进制的累加器被称为相位累加器，累加器中的寄存器称为相位寄存器。每来一个时钟，相位寄存器以步长增加，相位寄存器的输出与相位控制字相加，然后输入到波形ROM地址上，正弦相位在区间的周期性等效映射特性正好与M进制累加器的周期性溢出相对应。3.3 全数字QPSK调制端的设计与实现3.3.1成形滤波器的仿真和实现 在本系统中，系统的指标为：滤波器的成形系数我们取50%，系统的采样率为4倍采样。在通常的设计中，成形滤波器的实现可用有限冲激响应（FIR）滤波器或无限冲激响应（IIR）滤波器。FIR滤波器可以在幅度特性随意设计的同时保证准确严格的线性相位，是本次方案的选择。在F

35、IR滤波器的设计之前，我们首先要要确定FIR滤波器的系数，通常这个步骤我们在MATLAB中计算。通过MATLAB仿真，我们得到其时域波形图和频率响应图如下所示：图3.2 FIR滤波器时域冲激响应图3.3 FIR滤波器频率响应(pn l xin yn)图3.4 通过(tnggu)FIR滤波器的两路基带信号 I，Q两路基带信号通过(tnggu)成形滤波以后的成形信号。 图3.5 通过(tnggu)FIR滤波器的I，Q两路眼图信号 I，Q两路基带信号(xnho)通过成形滤波以后的成形信号的眼图。 以上就是FIR成形(chn xn)滤波器的MATLAB仿真过程，通过MATLAB仿真，我们可以得到成形滤

36、波器的系数为：0.02122066，0.00773409，-0.03751318，-0.07842133，-0.05305165，0.07842133，0.28931623，0.48724768，0.56830989，0.48724768，0.28931623，0.07842133，-0.05305165，-0.07842133，-0.03751318，0.00773409，0.02122066；在得到系数之后，我们将要在FPGA中通过IP核来实现FIR滤波器。本系统数据速率为8Mbit/s，系统采用的是四倍采样，所以系统时钟为32M，图3-6所示为在Xilinx公司的ISE集成开发环境中，直

37、接免费提供了FIR滤波器的IP核资源，只要将Matlab产生的系数文件导入至IP核中，在进行简单的参数配置，即可实现预期的滤波器功能。图3-7为成型滤波器仿真结果。图3-6 FIR滤波器IP核设置(shzh)界面1图3-7 FIR滤波器IP核设置(shzh)界面2图3-8 FIR滤波器仿真(fn zhn)结果这里(zhl)FIR滤波器的输出数据位宽为16bits，输出数据保留两个符号位，数据采样时钟32M。3.3.2 NCO的仿真(fn zhn)和实现系统中NCO设计使用DDS的IP核资源来实现。在混频模块DDS参数设计为：系统时钟32M，最小杂波抑制要求48dB，正弦波输出位宽为8bits，

38、频率分辨率为10Hz，频率控制字为22bits。NCO核主要的参数配置如下所示：表3-1 NCO核参数配置管脚名称管脚含义配置参数reg_select频率/相位控制选择0clk系统时钟32Mwe使能1data频率控制字1048576sine正弦/cosine余弦/这里频率控制字的计算主要是根据计数器溢出原理来实现的，考虑到NCO的频率控制字位宽为22bits，所以计数器计数到11_1111_1111_1111_1111_1111(十进制为4194303)就会发生溢出，而系统时钟为32M，输出正弦频率为8M，所以控制字为4194303/4=1048576。在Modelsim中的仿真结果如下所示：

39、图3-9 NCO仿真(fn zhn)波形图3.3.3 QPSK调制端的(dund)设计与实现 在本文第二章，我们已经介绍了QPSK调制端的基本结构，这里我们将对QPSK调制端进行仿真与实现。其基本过程为:将输入的二进制数字信号经过串/并转换、单/双极性变换(binhun)和脉冲成型后，再进行正交调制得到QPSK信号。图3-10 I，Q两路调制信号其中频信号如下所示：图3-11 QPSK调制(tiozh)信号 以上是QPSK调制信号的MATLAB仿真，下面我们将基于前面讨论的FIR成形滤波器和NCO的基础上在FPGA中实现QPSK调制信号的产生。根据第二章讨论的内容，通过Verilog HDL语言实现QPSK调制端的设计(shj)，其仿