数字电路软件实验：可编程逻辑器件PLD讲座

1、电子自动化设计(EDA)可编程逻辑器件PLD讲座1.1专用集成电路（ASIC）概述专用集成电路Applications Specific Intergrated Circuit绪论 是为专门限定的某一种或某几种特定功能的产品或应用而设计的芯片。 专用集成电路分为数字和模拟两大类 本课仅针对数字绪论数子专用集成电路的分类：1、全定制ASIC（Full Custom ASIC）2、半定制ASIC（SemiCustom ASIC）3、可编程ASIC（Programmable ASIC） 用户可以在可编程ASIC上利用开发工具按照自己的设计对器件编程，以实现特定的逻辑功能。绪论1.2 可编程专用集成电

2、路可编程逻辑器件Programmable Logic Device简称PLD PLD是新一代数子器件，它不仅具有很高的速度，而且具有用户可重复定义的逻辑功能，即具有可重复编程的特点。 制造商通用集成电路用户专用集成电路绪论1.2 可编程专用集成电路 PLD不仅速度高、可靠性好，而且具有用户可重复编程的特点。可编程逻辑器件的发展PROM PLAPAL GALSPLDCPLDFPGAISP技术什么是ISP技术！？绪论输入电路与阵列或阵列输出电路输出项乘积项或项输入输出内部反馈通道，将输出信号反馈到与阵列输入端。可编程逻辑器件的基本结构第二章 复杂的CPLDComplex Programmable

3、Logic Device2.1 CPLD简介2.2 ALTERA的可编程逻辑器件2.3 EDA概述紫外光可擦除EPLDUV可擦电可擦除EEPLD典型产品为MAX7000系列。CPLDErasable Programmable Logic DeviceField Programmable Gate ArrayEPLDFPGAEPLD分为两类：2.1 CPLD简介一、FPGA的结构特点 FPGA是由掩膜可编程门阵列和可编程逻辑器件演变而来，所以， FPGA既有门阵列的高逻辑密度和通用性，又有可编程器件的用户可编程特性。1、细粒度（fine-grain）和粗粒度（coarce-grain）逻辑功能块

4、小（仅含能实现反相器的两个晶体管）逻辑功能块大（可含能实现五输入逻辑函数的查找表）IOC可编程输入/输出可编程布线资源可编程逻辑单元2、互连资源 具有可编程内连线的通道型门阵列，采用分段连线，利用不同长度的多种金属线经传输管将各种逻辑单元连接起来。 布线延时是累加的、可变的，并且与通道有关。 可编程逻辑块阵列的固定内部连线，采用连续互连线，利用相同长度的多种金属线实现逻辑单元之间的互连。 布线延时是固定的，并且可预测。3、逻辑块的构造 查找表型FPGA结构 其基本单元为查找表的静态存储器（SRAM）构成的函数发生器 N输入的查找表可实现N个任意函数,这样的函数高达22N个。因此若输入端多于5个

5、时，查找表的存储单元数是25，它可以实现的逻辑函数数目增加的太多。查找表型的FPGA的查找表输入N5四输入的查找表逻辑块由逻辑程序控制的多路开关24的存储器多路开关型FPGA结构abfS01选择输入输入输入输出f=Sa+Sb当b=0，f=Sa当a=1，f=S+b可把多个多路开关和逻辑门连接起来构成逻辑块。FPGA的基本模块是一个多路开关010101WXYZS1S2S3S4F多路开关的逻辑块宏单元多级“与”“或”门FPGA结构 多级“与”“或”门FPGA是基于可以实现“与”“或”逻辑的“与”“或”电路，其输出馈送到一个“异或”门。AND3AND3AND3OR3NOR2Y2.2 ALTERA的可编

6、程逻辑器件一、 ALTERA的EPLD第一代产品Classic 系列第二代产品MAX5000 系列第三代产品MAX7000 系列二、 ALTERA的FPGA第四代产品MAX9000 系列 FLEX8000 系列即有FPGA容量大、修改快的优点，又通过专用快速通道的设计，弥补了FPGA延时不可预测的缺陷。FLEX8000 系列FLEX10K 系列 FLEX10K 系列产品，片内门数已达25万。逻辑块快速通道隐埋宏单元I/O单元1、逻辑阵列块（LAB） 每个LAB由8个LE组成，每个LE都包含一个能提供组合逻辑能力的四输入查找表（LUT），及一个能提供时序逻辑的可编程寄存器、进位链、级连链。2、嵌

7、入阵列块（EAB） EAB是一个在输入端口和输出端口都代有寄存器的一种灵活的RAM块，它的功能包括乘法器、相量的标量和误差矫正电路等。例如： 一个单一的EAB使用8个输入和8个输出能够实现一个44的乘法器3、快速通道 它的行和列通道遍布器件的全部长和宽，每个I/O管脚都是由一个处在每行和每列的快速通道末端的I/O单元（IOE）提供。4、 I/O单元（IOE） I/O单元包含一个双向I/O缓冲器和一个寄存器。电路设计与结构无关1.3（EDA）概述绪论Electronic Design AutomationEDA的研究对象电子设计的全过程电子设计的三过程：1、系统级；2、电路级；3、物理实 现级；

8、一、EDA的范围1、低频到高频直至微波；2、线性到非线性；3、模拟到数字；4、分离件到集成电路。本课介绍的仅为数字部分！数字系统的基本概念 数字系统的功能用于对数字信息进行采集、存储、加工、传输、运算和处理的电子系统。 逻辑器件逻辑门、触发器。 逻辑功能部件译码器、加法器、计数器和寄存器。 数字系统含有控制器和逻辑功能部件，能够按照顺序完成一系列复杂操作的逻辑电路。凡是含有控制器且能按顺序进行操作的系统，不论规模大小均可视为数字系统，否则只能是一个功能部件。数字系统的组成输入电路数据处理器输出电路控制电路时钟电路输入信号使能信号时钟信号输入指令控制信号条件信号输出指令输出信号数字系统的五个部分

9、控制器按照所接收的使能信号和系统内部的条件信号，向系统发出各种控制信号，使系统各部分电路按照正确的时序进行工作。数据处理器用于在控制信号作用下，完成数据传输、转换和运算等任务。时钟电路产生系统工作的同步时钟信号。在EDA技术中，系统设计的核心是可编程器件的设计二、可编程逻辑器件设计的主要方法1、自底向上（传统的方法）；2、自顶向下（TOP-DOWN DESIGN）； TOP-DOWN DESIGN设计包括行为级描述（VHDL、AHDL）、逻辑综合、时序分析、布局布线、模型库、器件库和工艺规则。输入电路将外部信号转换成系统能接受和处理的数字信号。输出电路将数字信号变成可执行信号。传统数字系统的设

10、计积木块式的设计方法根据需要选择器件搭系统调试固定功能元件电路板设计电子系统缺点1、器件多，数目大；2、可靠性差；3、不能实时修改。绪论传统电子系统的设计方法自顶向下的综合技术系统子功能块1子功能块2子功能块n逻辑块11逻辑块12逻辑块1m逻辑块21逻辑块111Top-Down方法的关键在于：利用功能分割手段将设计由上到下进行层次化和模块化绪论自顶向下设计方法的优点设计与具体的器件和工艺无关方便在各种集成电路或PLD器件之间移植适合多个设计者同时进行设计绪论设计原则1、逐层分解功能，分层次进行设计2、在各设计层次上，进行仿真验证ISP 技术介绍只要将器件插在系统内或者电路板上，就能对其编程或再编程。可以先装配后编程，成为产品后还可反复编程。可以实时地进行灵活和方便的更改和开发，真正做到了硬件的“软件化”自动设计。下载板下载电缆EPROM编程适配器BitBlaster位霸器详见P34表3-2PC机MAX+PLUS PLD的主要厂商：1、ALTERA公司；2、VANTIS AN AMD COMPANY；3、Lattice Semiconductor ； MAX5000、 MAX7000、 MAX9000、FLEX8000、 FLEX10K。 MACH1&2、 MACH3&4 、 MACH5 i