工艺复习微电子作业

1、第一章1. 什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？(15 分) 集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。小规模时代（99/） 元件数 ；中规模时代（39/） ，元件数 ；大规模时代（/9/） 元件数 万；超大规模时代（OYO） ， 万 万；甚大规模，大于 万。2. 写出 IC（ ）硅片制造的个步骤？(15 分)X VXKVGXGZOUT） ：晶体生长，滚圆、切片、抛光。（ ）硅片制造（X LGHXOIGZOUT） ：、成膜、光刻、刻蚀、掺杂。（ ）硅片测试 拣选（X ZKYZ YUXZ） ：测试、拣选每个。（ ）装配与封装（YYKSHR_ GTJ

2、 VGIQGMOTM） ：沿着划片槽切割成、压焊和包封。（ ）终测（,OTGR ZKYZ） ：电学和环境测试。3. 写出半导体产业发展方向？什么是摩尔定律？(15 分)发展方向：提高提高性能可靠性 降低成本摩尔定律：硅集成电路按照 年为一代，每代的集成度要翻两番、工艺线宽约缩小 ，/) 工作速度提高 倍等发展规律发展。 。4. 什么是特征尺寸 CD？(10 分) 硅片上的最小特征尺寸称为 )*，)* 常用于衡量工艺难易的标志。5. 什么是 More moore 定律和 Moren Moore 定律？(10 分)“More Moore” ：是指继续遵循 3UUXK 定律特征尺寸不断缩小（9IGR

3、OTM JUT），以满足 处理器和内存对增加性能 容量和降低价格的要求。它包括了两方面：从几何学角度指的是 为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小，以及与此关 联的 * 结构改善等非几何学工艺技术和新材料的运用来影响晶圆的电性能。“Moren Moore” ： 指的是用各种方法给最终用户提供附加价值， 不一定要缩小特征尺寸， 如从系统组件级向 * 集成或精确的封装级 9O6 或级 9U) 转移。它更强调功能多样化， 更注重所做器件除了运算和之外的新功能，如各种传感功能、通讯功能、高压功能等， 以给最终用户提供的附加价值。以价值优先和功能多样化为目的的“Moren

4、Moore” 不强调缩小特征尺寸，但注重系统集成，在增加功能的同时，将系统组件级向更小型、更可 靠的封装级（9O6）或级（9U)）转移。6.分)：high-k; low-k; Fabless; Fablite; IDM; Foundry;Chipless(20.OMN Q：搞介电常数RU Q 低介电常数,(2+99 无生产线设计公司 /*3 整合元件制造商 ,UTJX_：铸造厂,GHROZK： 介于 ,(2+99 和 /*3 之间 )NOVRKYY：无切屑7. 例举出半导体产业的 8 种 不同职业 并简要描述. (15 分)硅片制造师：硅片制造负责操作制造设备。设备：查询并维修设备。设备工程师

5、：设备工程师专门从事确定设备设计参数和优化硅片生产的设备性能。工艺：工艺通过查询与工艺相关的问题支持生产设备和工艺工程组 现场服务代表：在硅片制造厂，现场服务代表安装制造设备。：从事开发的工作，建立并进行实验成品率 失效分析师：这些从事与缺陷分析相关的工作设备工程师： 位硅片制造厂的化学材料， 进化空气及常用设备的基础设备提供工程设计支持第三章1.按集成电路基础的晶体管分类可以将集成电路分为哪些类型？每种类型各有什么特征？（40 分） 分为双极型集成电路和 3UY 型集成电路两大类!双极型平面晶体管以及双极型平面晶体管 为主要器件，359 型电路以及 359 晶体管为主要器件2. 什么是无源元

6、件？例举出两个无源元件的例子。什么是有源元件？例举出两个有源元件的例子。（30 分）无源元件：传输电流不能控制电流方向。例如：电阻 电容有源元件：可控制电流方向，放大信号，并产生复 杂电路的器件，例如二极管，发光二极管，晶体管3. 什么是 CMOS 技术？ 什么是 ASIC？（30 分）)359 技术：以 359 为基础，同时含有 4359 和 6359 的集成电路技术。9/) 专用集成电路， 是用户完全的定制设计和制造 以满足单个用户的需要第四章1.例举得到半导体级硅的三个步骤。半导体级硅的纯度能达到多少？（50 分） 答：半导体级硅的过程： G）冶金级硅：（ ）SiC(s)+SiO2(s)

7、Si(l)+SiO(g)+CO(g)H ） 化 学 反 应 提 纯 生 成 三 氯 硅 烷 ：Si(s)+3HCl(g) SiHCl3(g . M NKGZ I）生产半导体级硅：2SiHCl3(g)+2H2(g)2Si(s)+6HCl(g) (2）半导体级硅的纯度能达到 。2. 将圆柱形的单晶硅锭成硅片需要哪些工艺流程？（30 分）答： 晶体生长整型切片磨片倒角腐蚀抛光检查包装3.什么是外延层？为什么硅片上要使用外延层？（20 分）外延层：硅基片作为在硅片上生长的一薄层硅外延层与衬底有相同的晶体结构，保持了对杂质类型和浓度的 控制第九章1例举出分）厂中 6 个不同的生产区域并对每一个生产区域做

8、简单描述。（20 答：厂中通常分为扩散区、光刻区、刻蚀区、离子注入区、 薄 膜生长区和抛光区 个生产区域： 扩散区是进行高温工艺及薄膜积淀的区域，主要设备是高温 炉和湿法设备；光刻区是制造的心脏区域，使用黄色荧光管照明，目的是 将电路图形转移到覆盖于硅片表面的光刻胶上；刻蚀工艺是在硅片上没有光刻胶保护的地方留下的图形；离子注入是用高压和磁场来控制和胶硅片的表面，形成目标硅片；带着要掺杂的杂质的 气体；高能杂质离子穿透涂 薄膜生长主要负责生产各个步骤中的介质层与金属层的淀积。抛光，即 )36（化学机械平坦化）工艺的目的是使硅片表面 平坦化2离子注入前一般需要先生长氧化层，其目的是什么？（10 分

9、）答：氧化层保护表面免污染，免注入损伤，控制注入温度 3离子注入后为什么要进行退火？（10 分）推进，激活杂质，修复损伤4光刻和刻蚀的目的是什么？（20 分）光刻的目的是将电路图形转移到覆盖于硅片表面的光刻胶上，而刻蚀的目的是在硅片上无光刻胶保护的地方留下的图形。 即将图形转移到硅片表面。5为什么要采用 LDD 工艺？它是如何减小沟道漏电流的？（10 分）沟道长度的缩短增加了源漏穿通的可能性，将引起不需要的漏电流，所以需要采用 2* 工艺。轻掺杂漏注入使砷和 (, 这些 较大质量的掺杂材料使硅片的上表面成为非晶态。大质量材料和 表面非晶态的结合有助于维持浅结， 从而减少源漏间的沟道漏电流效应6

10、为什么晶体管栅结构的形成是非常关键的工艺？更小的栅长会题？（10 分）什么问答：因为它包括了最薄的栅氧化层的热生长以及多晶硅栅的刻印和刻蚀，而后者是整个集成电路工艺中物理尺度最小的结构。多 晶硅栅的宽度通常是整个硅片上最关键的 )*线宽。 随着栅的宽度不断减少，栅结构（源漏间的硅区域）下的沟道长 度也不断减少。 晶体管中沟道长度的减少增加了源漏间电荷穿通 的可能性，并引起了不希望的沟道漏电流。7、描述金属复合层中用到的材料？(10 分)答： （ ）淀积 :O，使钨塞和下一层金属良好键合，层间介质良好键合；（ ）R 合金，加入铜抗电迁移（3）:O4 作为下一次 光刻的抗反射层8、STI技术中，为

11、什么采用干法离子刻蚀形成槽？(10 分)答：采用干法刻蚀，是为了保证深宽比第十章1二氧化硅薄膜在集成电路中具有怎样的应用？（15 分） 保护器件避免划伤和沾污 限制带电载流子场区（表面钝化） 栅氧或单元结构中的介质材料4.掺杂中的注入掩蔽 金属导电层间的电介质 减少表面悬挂键2.说明水汽氧化的化学反应，水汽氧化与干氧氧化相比速度是快还是慢？为什么？（15 分）化学反应：9O . 5 $9O5 . 水汽氧化与干氧氧化相比速度更快， 因为水蒸气比氧气在二氧化硅中 扩散更 快、溶解度更高3.描述热氧化过程。（20 分） 干氧：9O5 9O5 氧化速度慢，氧化层干燥、致密，均匀性、重复性好，与光刻胶

12、的粘附性好 、水汽氧化：9O . 5 9O5 （固） . 气 氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差 、湿氧：氧气携带水汽，故既有 9O 与氧气反应，又有与水汽反应 氧化速度、氧化质量介于以上两种方法之间4.影响氧化速度的有哪些？(15 分)掺杂物、晶体晶向、压力、温度、水蒸气5. 例举并描述热生长 SiO2 Si 系统中的电荷有哪些？（15 分） 界面陷阱电荷、可移动氧化物电荷6.立式炉系统的五部分是什么？例举并简单描述(20 分) 工艺腔、硅片传输系统、气体分配系统、尾气系统、温控系统。工艺腔是对硅片加热的场所，由垂直的石英罩钟、多区加热电阻丝和加热管 套组成硅片传输系统在工

13、艺腔中装卸硅片，自械在片 架台、炉台、装片台、冷却台之间移动气体分配系统通过将正确的气 体通到炉管中来维持炉中气氛 控制系统控制炉子所有操作，如工艺时间和温度控制、工艺步骤的顺序、气体种类、气流速率、升降温速 率、装卸硅片 第十一章1.什么是薄膜？例举并描述可接受的薄膜的 8 个特性。(15 分) 薄膜：指某一维尺寸远小于另外两维上的尺寸的固体物质。 （ ） 好的台阶覆盖能力 高的深宽比填隙能力 $ 厚度均匀 避免针孔、缺陷） 高纯度和高密度 受控的化学剂量 结构完整和低应力（ 导致衬底变形 好的粘附性2.例举并描述薄膜生长的三个阶段。（10 分）（ ）晶核形成 分离的小膜层形成于衬底表面，是

14、薄膜进一步生长的基础。（2）凝聚成束形成 9O 岛，且岛不断长大（3）连续成膜汇合并形成固态的连续的薄膜 淀积的薄膜可以是单晶（如外延 层）、多晶（多晶硅栅）和无定形（介质，金属膜）的。3.什么是多层金属化？它对加工来说为什么是必需的？（10 分）答：多层金属化：用来连接硅片上高密度器件的金属层和绝缘 层 关键层：线条宽度被刻蚀为器件特征尺寸的金属层。 对于 ;29/ 集成电路而言，特征尺寸的范围在形成栅的多晶硅、栅 氧以及距离硅片表面最近的金属层。 介质层 层间介质（/2*） /2* ：晶体管和表面杂质。采用 低 Q 介质作为层间介晶体管和互连金属层；质，以减小时间延迟，增度。4.例举淀积的

15、 5 种主要技术。（10 分）答：膜淀积技术分类 化学方法 （ ）)* G 6)* ZSUYVNKXKH 26)* 6XKXK )NKSOIGR GVUX *KOZOUT 避免分层、开裂致漏电）I 等 离 子 体辅 助 )* ：.*6)* .OMN *KTYOZ_ 6RGYSG )* 、6+)* 6RGYSGKTNGTIKJ )* J 6+ 和金属有机化学气相淀积 电镀：电化学淀积（+)*） 、化学镀层 物理方法：（ ）6* （ ）蒸发 含 3(+ （ ）旋涂 95- 95* 5.描述 CVD 反应中的 8 个步骤（15 分）。答： 质量传输 薄膜先驱物反应 气体分子扩散 先驱 物吸附 先驱物

16、扩散进衬底 表面反应 副产物解吸 副产物去除6.例举高k 介质和低 k 介质在集成电路工艺中的作用。（10 分）答： （ ）低 Q 介质须具备 低泄漏电流、低吸水性、低应力、高附着力、高硬度、 高稳定性、 好的填隙能力，便于图形制作和平坦化、耐 酸碱以及低接触电阻。较多的几种无机低介电常数（二）高 Q 介质 应 *83器高密度储能的需要， 引入了高 Q 介质， 在相容 （或 储能密度）可以增加 栅介质的物理厚度，避免薄栅介质隧穿和大的栅漏电流。同时，降低工艺难度。 有潜力的高 Q 介质：:G 5 (G9X :O5 7、：CVD、LPCVD、PECVD、VPE、BPSG。（将这些名词翻译成中文并

17、做出解释）（10 分）答： （ ）)*、化学气相淀积（)NKSOIGR GVUX *KOZOUT）是指 利用热 能、辉光放电等离子体或其它形式的能源，使气态物质在固 体 的热表面上发生化学反应并在该表面上淀积， 形成稳定的固态 物 质的工艺过程。（ ） 低压 )* （26)*） 装片； 炉子恒温并对反应室抽真空到 6G ； 充 4 气或 其它惰性气体进行吹洗；再抽真空到 6G ；完成淀积；关闭所有气流，反应室重新抽到 6G ；回充 4 气到常压，取出 硅片。（3） 等离子体增强 )*（6+)*）淀积温度低，冷壁等离子体反应， 产生颗粒少，需空间等等离子体辅助 )* 的优点。要 少的（4） 6+气相外延：硅片制造中最常用的硅外延方法是气相外延， 属于 )* 范畴。在温度为 的硅片表面通过含有所需化学物 质的气体化合物，就可以实现气相外延。（5） (69-： 硼磷硅玻璃 （HUXU VNUYVNU YOROIGZK MRGYY，(69-） ： 这是一种掺硼的 9O5 玻璃。可采用 )* 方法（9O. 5 6. ( . ， U)d U)）来。(69- 与 69-（磷硅玻璃）一样，在高温下的坦性好的层间绝缘膜。8、质量输运限制 CVD 和反应速度限制 CVD 工艺的区别？（10 分） 答 ： 、质量传输限制淀积速率 淀积速率受反