基于FPGA的自动测试平台

1、 PAGE13 / NUMPAGES13基于FPGA的自动测试平台模拟信号采集系统摘要：随着电子测试设备事业部的快速发展，不论是项目的数量，还是项目的复杂程度，都有较大的提高。但是由于缺少对项目的总体规划，对电路的模块化设计考虑不足，项目与项目之间的通用性较差，导致一样或类似的电路模块在不同的项目中，重复设计，重复加工和重复调试，在人员、工期、成本方面都造成浪费。为了改变目前现状，引入平台设计思想，开发一款基于FPGA技术的通用模拟采集系统。关键词：FPGA、Cortex-M3处理器、CAN总线、时分多路复用。1 引言由金属导线、电气以与电子部件组成的导电回路，称为电路。电子测试（电路测试）是

2、通过测量电路重要节点的电压和电流，对电路的功能、性能和参数等方面进行分析，从而判断电路是否满足要求。因此，电子测试的关键是得到重要节点准确的电压和电流，所以，在电子测试系统中，模拟量检测是系统关键技术。随着数字电子技术的快速发展，数字电子技术已经在多种领域被广泛应用，与模拟电子技术相比数字信号的可靠性高，易于使用计算机进行分析、处理和存储。目前，电子测试系统中的模拟量检测都要转为数字量后，再由计算机进行分析、处理和存储。因此，模拟量转换为数字量的可靠性和准确性，直接影响到电子测试系统的可靠性和准确性。本文介绍一项基于FPGA通用模拟采集系统的设计。2 概述模拟采集系统采用平台设计思想，系统由多

3、个一样的模拟采集模块组成。根据实际项目所需采集系统的大小，可以添加或删减模拟采集模块的数量。模拟采集模块中设计有物理地址配置接口，用于在同一测试系统中，区分硬件一样的采集模块。在搭建测试系统时，首先要设置采集模块的物理地址，并且地址不能重复。测试系统中的模拟采集模块，通过CAN总线与控制计算机相连。基于采集模块的测试系统拓扑结构，如图1所示：图1 模拟采集系统拓扑结构图3 主要功能与技术指标3.1 模拟采集模块主要功能a、模拟采集模块物理地址可设置；b、具有自校准功能；c、具有自动档位切换和手动档位切换；d、具有信号分析能力；e、具有CAN总线接口；f、具有RS23调试接口；g、模拟采集模块状

4、态显示功能；h、过温报警；3.2 模拟采集模块主要技术指标a、采集系统最多可连接模块数量：99个；b、模拟采集模块采集通道：20路；c、模拟通道输入围：+36V；d、电压分辨率：1mV；e、电压采集精度：2mV（-1V输入电压围1V）或0.2%；f、线性度优于：0.1%；g、单通道最快采样率：50k/s；h、模拟采集通道带宽：100KHz；i、数据缓存：32Mbit。j、模拟采集模块供电电源：+5VDC/2A和-5VDC/1A；k、模拟采集模块最大功率：15W。3.3 环境指标a、工作环境温度：050；b、存储温度：-4070；c、工作环境湿度：80RH（环境温度为20时）；d、存储环境湿度：

5、95RH（环境温度为20时）。4 总体设计4.1 结构设计模拟采集系统主要由采集模块、系统背板、标准插箱和电源模块组成。采集模块完成模拟采集、数据分析和通信等功能。系统背板用于连接模采集模块，并且将采集模块固定在标准插箱中。标准插箱用于保护采集模块，为系统提供结构支撑作用。电源模块为系统提供供电电源。系统结构示意图和插箱插接示意图，分别如图2和图3所示：图2 系统结构示意图图3 插箱插接示意图4.2 采集模块硬件设计模拟采集模块主要分为八个单元组成分别是模拟前端调理电路单元、模数转换单元、逻辑控制单元、数据缓存单元、信号处理单元、自校准单元、通信接口单元和供电电源单元，各单元主要的功能如下：模

6、拟前端调理单元：用于对被测模拟信号进行调理；模数转换单元：用于模拟量信号转换为数字量信号，主要由：多路复用器、ADC驱动器、模数转换器和参考电压组成；逻辑控制单元：完成时序接口转换、模拟前端调理电路的控制、模数转换控制，信息显示、物理地址配置等控制功能，硬件主要有可编程逻辑阵列（FPGA）、显示器、拨码开关等组成；数据缓存单元：用于存储采集数据，起到数据缓存作用，主要由SRAM存储器组成；信号处理单元：用于采集数据分析，如：峰峰值、平均值、最大值、最小值等模拟信号特性，主要由处理器完成数据分析；自校准单元：用于模拟采集模块功能测试和指标自动校准；通信接口单元：用于采集系统与控制计算机的数据通信

7、；供电电源单元：为采集模块提供供电电源。采集模块组成图，如图3所示：图3采集模块组成图4.2.1模拟前端调理单元由于被测信号的电压围较宽，模数转换单元电压的围相对较窄，为了使采集模块可以采集宽电压信号，所以在采集模块的信号输入端，设计模拟前端调理单元。模拟前端调理单元主要由：接口保护器、衰减器、放大器和滤波器组成，对被测信号进行调理，将被测信号的电压调理到模数转换单元可以接受的围。被测信号输入到模拟采集模块时，首先，通过保护器，确保输入信号的电压在采集模块可以接受的围；再通过衰减器将信号的电压衰减到模数转换单元输入端电压围；如果输入的信号电压较小，可以通过放大器将其适当放大，便于信号采集；最后

8、，通过滤波电路滤除调理后的被测信号中的高频杂波信号，提高采集精度。模拟前端调理单元的原理框图，如图4所示：图4 模拟前端调理单元原理框图4.2.2模数转换单元模数转换单元是模拟采集系统的核心功能，决定采集系统的采集速度、采集精度和采集通道等关键指标。为了提高采集系统的通道数量，综合考虑性能、成本和应用环境的因素，采用时分多路复用（TDM）技术，扩展通道数量，将有限的采集资源，进行合理分配。在模数转换单元的前端电路设计多路复用器，使多路复用器的输入信号，按照不同的时间间隔，分别将输入信号发送带到模数转换器（ADC）。通过在时间上交叉采集每一路信号，来实现一路模数转换器（ADC）对多路信号进行采集

9、。在电路上，每一时刻只有一路信号被采集。模数转换器（ADC）和多路复用器的控制都由FPGA完成。模数转换单元原理框图，如图5所示：图5模数转换单元原理框图4.2.3逻辑控制单元逻辑控制单元设计考虑到硬件平台化，便于电路单元修改和移植，所以选用易于修改，可重复编程等特点的现场可编程逻辑阵列（以下简称为：FPGA）为核心器件。逻辑控制单元主要功能有：物理地址配置接口、FPGA配置接口、复位与显示接口、调理控制、采集控制、通道控制和SRAM存储器接口等组成。逻辑控制单元原理框图，图6所示。图6逻辑控制单元原理框图现场可编程逻辑阵列（FPGA）通过软件手段更新、配置器件部连接结构和逻辑关系，完成既定设

10、计功能的数字集成电路。简化的FPGA基本由5部分组成，分为可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源和底层嵌入式功能单元。各部分的功能说明如下：a）、可编程输入/输出单元可编程输入/输出单元，它们是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配需求。b）、基本可编程逻辑单元基本可编程逻辑单元是可编程逻辑单元的主体，可以根据设计灵活改变其部连接与配置，完成不同的逻辑功能。c）、嵌入式块RAMFPGA部嵌入式可编程RAM一般可以灵活配置为单端口RAM（SDRAM）、双端口RAM（DPRAM）、FIFO等常用存储结构。d）、丰富的布线资源布线资

11、源连通FPGA部所有单元，连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。e）、底层嵌入式功能单元底层嵌入式功能单元是指那些通用程度较高的嵌入式功能模块，比如PLL（Phase Locked Loop）、DLL（Delay Locked Loop）DSP、CPU等。1、FPGA配置接口FPGA配置接口主要用于将FPGA配置文件下载到指定芯片上，在采集模块设计中，设计了两种配置接口分别为：FPGA主动方式（AS）和JTAG方式。在FPGA主动方式（AS）下，由目标FPGA来主动输出控制和同步信号（包括配置时钟）给Altera专用的一种串行配置芯片（EPCS1和EPCS4等），在配置芯片收

12、到命令后，就把配置数据发到FPGA，完成配置过程。JTAG接口是一个业标准接口，主要用于芯片测试。Altera FPGA支持由JTAG命令配置FPGA的方式，同时还可以通过JTAG接口结合虚拟逻辑分析仪，进行在线时序观察。2、物理地址配置接口物理地址配置电路主要由8位拨码开关和10K上拉电阻两部分组成，在拨码开关的断开引脚加3.3V上拉电阻，再与FPGA的物理地址配置I/O相连，拨码开关的另一端（闭合引脚）接地。通过设置8位拨码开关各位的开关状态，可以改变与之相连的物理地址配置I/O端的电压值，达到配置开关模块的物理地址。当拨码开关为断开状态时，断开引脚约为3.3V，同样物理地址配置I/O端电

13、压约为3.3V，此时物理地址配置为“1”；当拨码开关为闭合状态时，断开引脚为被拉低到地，同样物理地址配置I/O端电压约为0V，此时物理地址配置为“0”。物理地址配置电路原理图如图7所示。图7 物理地址配置电路原理图3、复位与显示接口在逻辑控制单元设计时，考虑数字电路的可靠性，使用按键开关设计硬件复位开关。复位开关为高电平（3.3V）使能。为了可以直观的观察FPGA工作状态，设计使用LED灯，为FPGA的状态显示，这样可以为数字逻辑设计与调试提供较大的便利。为了可以方便了解数字逻辑电路的指令响应情况，设计了显示输出端口，使用LED显示器显示当前系统状态和操作信息。4、逻辑控制接口FPGA的核心是

14、基本可编程逻辑单元，使用PFGA可以方便的设计数字逻辑，所以系统中逻辑关系控制接口（如：模拟前端调理控制和通道控制），均使用FPGA设计实现。使用FPGA实现的逻辑控制电路，不仅便于设计，而且易于修改。5、时序控制接口FPGA具有精确的时间控制能力，所以易于使用FPGA设计数字时序。在系统中数字时序控制接口，如：采集控制接口和SRAM存储接口，都使用为FPGA设计实现。4.2.4数据缓存单元模拟采集模块在满负荷情况下，每秒将产生0.5Mbit的数据量，为了保证数据不丢失，并且便于数据的搬移、存储和处理，设计了数据缓存单元。数据缓存单元的存储核心使用SRAM存储器。SRAM存储器具有静止存储功能

15、的存，不需要刷新电路即能保存部存储的数据。数据缓存单元设计存储空间32Mbit，读写速度5MHz。在载满负荷情况下，可以实时保存5分钟的采集时间。4.2.5信号处理单元信号处理单元主要用于采集数据的处理，具有平均值、最大值、最小值、峰峰值和频率等计算功能，便于测试系统的集成。选用基于RAMv7核的Cortex-M3嵌入式处理器作为信号处理单元的核心处理器。Cortex-M3嵌入式处理器包括处理器核、嵌入式向量中断控制器、存储器保护单元、总线接口和跟踪调试单元等，主要性能如下：1、Cortex-M3核使用3级流水线哈弗结构，运行分支预测、单周期乘法和硬件除法功能实现了1.25DMIPS/MHz出

16、色的运算效率，而功耗仅为0.19mW/MHz。2、采用专门面向C语言设计的Thumb-2指令集，最大限度地降低了汇编语言的使用。3、单周期乘法和乘法累加指令、硬件除法器。4、准确快速地进行中断处理，不超过12周期，最快6周期。5、具有Flash修补和断点单元、数据观察点和跟踪单元、仪器测量跟踪宏单元和嵌入式跟踪宏单元，为嵌入式器件提供了廉价的调试和跟踪技术。6、扩展时钟技术和置睡眠模式适用于低功耗的设计领域。4.2.6自校准单元模拟采集模块的部设计自校准功能，用于对采集精度进行校准。自校准单元是以信号处理单元为控制核心的自动功能，且部设计有校准源，使用程控开关将校准源切换到采集模块不同的采集档

17、位和采集通道。在硬件电路中，构成部采集回路，将采集数据与部校准源进行对比，计算出通道采集的补偿值。自校准单元原理框图，如图8所示：图8自校准单元原理框图4.2.7通信接口单元通信接口单元主要用于控制计算机与模拟采集模块之间数据通信，模拟采集模块选用控制器局域网（CAN）作为系统通信总线。CAN总线能有效地支持具有很安全等级的分布式实时控制系统。CAN总线具有以下优点：1、采用通信数据块编码，可实现多住工作方式，数据发送方式灵活。2、总线传输速度快，位速率可达1Mbps。3、采用非破坏性基于优先级的总线仲裁方式。4、信号传输用端帧结构（8个字节），传输时间短，受干扰的概率低。5、发送的信息遭到破

18、坏后，可自动重发。6、不关闭总线即可任意连接或拆除节点，增强了系统的灵活性和扩展性。7、采用统一的标准和规，使各设备间具有较好的互操作性和互换性。5、软件设计5.1 Corte-M3处理器设计Corte-M3处理器开发平台使用RealView MDK开发套件源自德国Keil公司，是ARM公司目前最新推出的针对各种嵌入式处理器的软件开发工具。RealView MDK开发套件包括Vision3集成开发环境与 RealView编译器，支持ARM7、ARM9和最新的Cortex-M3核处理器，自动配置启动代码，集成Flash烧写模块，强大的Simulation设备模拟，性能分析等功能。Vision3 IDE主要特性：1、功能强大的源代码编辑器。2、可根据开发工具配置的设备数据库。3、用于创建和维护工程的工程管理器。4、集汇编、编译和过程于一体的编译工具。5、用于设置开发工具配置的对话框。6、真正集成高速CPU与片上外设模拟器的源码级调试器。7、用于下载应用程序到Flash ROM中的Flash编程器。5.2 FPGA设计FPGA设计使用ALTERA公司推出的可编程逻辑器件集成开发软件Quartus II。Quartus II集成开发软件支持可编程