第六章原理图输入方法

1、6.1 1位全加器设计向导位全加器设计向导6.1.1 基本设计步骤基本设计步骤步骤步骤1：为本项工程设计建立文件夹：为本项工程设计建立文件夹注意：注意：文件夹名不能用中文，且不可带空格。文件夹名不能用中文，且不可带空格。为设计全加器新建一个文件夹作工作库文件夹名取为My_prjct注意，不可用中文！步骤步骤2：输入设计项目和存盘：输入设计项目和存盘图图6-1 进入进入MAX+plusII，建立一个新的设计文件建立一个新的设计文件使用原理图输入方法设计，必须选择打开原理图编辑器新建一个设计文件图图6-2 元件输入对话框元件输入对话框首先在这里用鼠标右键产生此窗，并选择“Enter Symbol”

2、输入一个元件然后用鼠标双击这基本硬件库这是基本硬件库中的各种逻辑元件也可在这里输入元件名，如2输入与门AND2，输出引脚：OUTPUT图图6-3 将所需元件全部调入原理图编辑窗将所需元件全部调入原理图编辑窗连接好的原理图连接好的原理图输出引脚：OUTPUT输入引脚：INPUT将他们连接成半加器图图6-4 连接好原理图并存盘连接好原理图并存盘首先点击这里文件名取为：h_adder.gdf注意，要存在自己建立的文件夹中步骤步骤3：将设计项目设置成工程文件：将设计项目设置成工程文件(PROJECT)图图6-5 将当前设计文件设置成工程文件将当前设计文件设置成工程文件首先点击这里然后选择此项，将当前的

3、原理图设计文件设置成工程最后注意此路径指向的改变注意，此路径指向当前的工程！步骤步骤4：选择目标器件并编译：选择目标器件并编译 图6-6 选择最后实现本项设计的目标器件选择最后实现本项设计的目标器件首先选择这里器件系列选择窗，选择ACEX1K系列根据实验板上的目标器件型号选择，如选EP1K30注意，首先消去这里的勾，以便使所有速度级别的器件都能显示出来图图6-7 对工程文件进行编译、综合和适配等操作对工程文件进行编译、综合和适配等操作选择编译器编译窗消去消去Quartus适配操作适配操作选择此项消去这里的勾完成编译！完成编译！步骤步骤5：时序仿真：时序仿真(1) 建立波形文件。建立波形文件。首

4、先选择此项，为仿真测试新建一个文件选择波形编辑器文件(2) 输入信号节点。输入信号节点。图图6-8 从从SNF文件中输入设计文件的信号节点文件中输入设计文件的信号节点从从SNF文件中文件中输入设计文件输入设计文件的信号节点的信号节点点点击击“LIST”SNF文件中文件中的信号节点的信号节点图图6-9 列出并选择需要观察的信号节点列出并选择需要观察的信号节点用此键用此键选择左窗选择左窗中需要的信号中需要的信号进入右窗进入右窗最后点击最后点击“OK”图图4-9 列出并选择需要观察的信号节点列出并选择需要观察的信号节点(3) 设置波形参量。设置波形参量。图图6-10 在在Options菜单中消去网格

5、对齐菜单中消去网格对齐Snap to Grid的选择的选择(消去对勾消去对勾) 消去消去这里的勾，这里的勾，以便方便设置以便方便设置输入电平输入电平(4) 设定仿真时间。设定仿真时间。图图6-11 设定仿真时间设定仿真时间选择选择END TIME调整仿真时间调整仿真时间区域。区域。选择选择60微秒微秒比较合适比较合适(5) 加上输入信号。加上输入信号。图图6-12 为输入信号设定必要的测试电平或数据为输入信号设定必要的测试电平或数据(6) 波形文件存盘。波形文件存盘。图图6-13 保存仿真波形文件保存仿真波形文件用此键用此键改变仿真改变仿真区域坐标到合适区域坐标到合适位置。位置。点点击击1，使

6、拖黑，使拖黑的电平为高电平的电平为高电平(7) 运行仿真器。运行仿真器。图图6-14 运行仿真器运行仿真器选择仿真器选择仿真器运行仿真器运行仿真器(8) 观察分析半加器仿真波形观察分析半加器仿真波形。图图6-15 半加器半加器h_adder.gdf的仿真波形的仿真波形(9) 为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器.图图6-16 打开延时时序分析窗打开延时时序分析窗选择时序分析器选择时序分析器输入输出输入输出时间延迟时间延迟(10) 包装元件入库。包装元件入库。 选择菜单选择菜单“File”“Open”File”“

7、Open”，在在“Open”Open”对话框中选择对话框中选择原理图编辑文件选项原理图编辑文件选项“Graphic Editor Files”Graphic Editor Files”，然后选择然后选择h_adder.gdfh_adder.gdf，重新打开半加器设计文件，然后选择如图重新打开半加器设计文件，然后选择如图4-54-5中中“File”File”菜单的菜单的“Create Default Symbol”Create Default Symbol”项，将当前项，将当前文件变成了一个包装好的单一元件文件变成了一个包装好的单一元件( (Symbol)Symbol)，并被放置在工并被放置在工

8、程路径指定的目录中以备后用。程路径指定的目录中以备后用。步骤步骤6：引脚锁定：引脚锁定选择引脚选择引脚锁定选项锁定选项引脚窗引脚窗此处输入此处输入信号名信号名此处输入此处输入引脚名引脚名按键按键“ADD”即可即可注意引脚属性注意引脚属性错误引脚名将错误引脚名将无正确属性！无正确属性！再编译一次，再编译一次，将引脚信息将引脚信息进去进去选择编程器，选择编程器，准备将设计准备将设计好的半加器好的半加器文件下载到目文件下载到目器件中去器件中去编程窗编程窗步骤步骤7：编程下载：编程下载(1) 下载方式设定。下载方式设定。图图4-18 设置编程下载方式设置编程下载方式 在编程窗打开在编程窗打开的情况下选

9、择的情况下选择下载方式设置下载方式设置选择此项下选择此项下载方式载方式步骤步骤7：编程下载：编程下载(1) 下载方式设定。下载方式设定。图图4-18 设置编程下载方式设置编程下载方式 (2) 下载。下载。图图6-19 向向EF1K30下载配置文件下载配置文件下载（配置）下载（配置）成功！成功！步骤步骤8：设计顶层文件：设计顶层文件(1) 仿照前面的仿照前面的“步骤步骤2”，打开一个新的原理图编辑窗口，打开一个新的原理图编辑窗口图图6-20 在顶层编辑窗中调出已设计好的半加器元件在顶层编辑窗中调出已设计好的半加器元件(2) 完成全加器原理图设计完成全加器原理图设计，并以文件名并以文件名f_add

10、er.gdf存在同一目录中存在同一目录中。(3) 将当前文件设置成将当前文件设置成Project，并选择目标器件为并选择目标器件为EPF10K10LC84-4。(4) 编译此顶层文件编译此顶层文件f_adder.gdf，然后建立波形仿真文件。然后建立波形仿真文件。图图6-21 在顶层编辑窗中设计好全加器在顶层编辑窗中设计好全加器(5) 对应对应f_adder.gdf的波形仿真文件，参考图中输入信号的波形仿真文件，参考图中输入信号cin、bin和和ain输输入信号电平的设置，启动仿真器入信号电平的设置，启动仿真器Simulator，观察输出波形的情况。观察输出波形的情况。(6) 锁定引脚、编译并

11、编程下载，硬件实测此全加器的逻辑功能。锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。图图6-22 1位全加器的时序仿真波形位全加器的时序仿真波形6.1.2 设计流程归纳设计流程归纳图图6-23 MAX+plusII一般设计流程一般设计流程6.1.3 补充说明补充说明1. 1. 编译窗口的各功能项目块含义编译窗口的各功能项目块含义Compiler Netlist ExtractorDatabase BuilderLogic SynthesizerPartitionerTiming SNF ExtractorFitterAssembler2. 2. 查看适配报告查看适配报告6.2 2位十进

12、制数字频率计设计位十进制数字频率计设计6.2.1 设计有时钟使能的两位十进制计数器设计有时钟使能的两位十进制计数器(1) (1) 设计电路原理图。设计电路原理图。图图6-24 用用74390设计一个有时钟使能的两位十进制计数器设计一个有时钟使能的两位十进制计数器(2) 计数器电路实现计数器电路实现图图6-25 调出元件调出元件74390 图图6-26 从从Help中了解中了解74390的详细功能的详细功能(3) 波形仿真波形仿真图图6-27 两位十进制计数器工作波形两位十进制计数器工作波形6.2.2 频率计主结构电路设计频率计主结构电路设计图图6-28 两位十进制频率计顶层设计原理图文件两位十

13、进制频率计顶层设计原理图文件图图6-29 两位十进制频率计测频仿真波形两位十进制频率计测频仿真波形6.2.3 测频时序控制电路设计测频时序控制电路设计图图6-30 测频时序控制电路测频时序控制电路图图6-31 测频时序控制电路工作波形测频时序控制电路工作波形6.2.4 频率计顶层电路设计频率计顶层电路设计图图6-32 频率计顶层电路原理图频率计顶层电路原理图(文件：文件：ft_top.gdf)图图6-33 频率计工作时序波形频率计工作时序波形6.2.5 设计项目的其他信息和资源配置设计项目的其他信息和资源配置(1) 了解设计项目的结构层次了解设计项目的结构层次图图6-34 频率计频率计ft_t

14、op项目的设计层次项目的设计层次(2) 了解器件资源分配情况了解器件资源分配情况图图4-35 适配报告中的部分内容适配报告中的部分内容图图4-36 芯片资源编辑窗芯片资源编辑窗(3) 了解设计项目速度了解设计项目速度/延时特性延时特性图图6-37 寄存器时钟特性窗寄存器时钟特性窗图图6-38 信号延时矩阵表信号延时矩阵表(4) 资源编辑资源编辑(5) 引脚锁定引脚锁定图图 6-39 Device View窗窗LCs手工分配：手工分配：图图6-40 适配器设置适配器设置图图6-41 手工分配手工分配LCs6.3 参数可设置参数可设置LPM宏功能块宏功能块LPM宏功能模块宏功能模块：参数可设置参数

15、可设置1. 参数？参数？ 地址，数据总线位数可设定；地址，数据总线位数可设定； 各种控制信号是否需要，何种电平有效各种控制信号是否需要，何种电平有效 时钟信号特性设置时钟信号特性设置 . 等等2. 特点特点： 可依实际需要设置参数可依实际需要设置参数 用户可调用用户可调用 模块本身设计精良，性能可靠，而且免费模块本身设计精良，性能可靠，而且免费6.3 参数可设置参数可设置LPM兆功能块兆功能块6.3.1 基于基于LPM_COUNTER的数控分频器设计的数控分频器设计数控分频器：数控分频器：计数器计数器 分频器分频器实质实质：是一个带预置数的计数器，通过改变预置数，是一个带预置数的计数器，通过改

16、变预置数， 来改变了分频比来改变了分频比6.3 参数可设置参数可设置LPM兆功能块兆功能块6.3.1 基于基于LPM_COUNTER的数控分频器设计的数控分频器设计图图6-42 数控分频器电路原理图数控分频器电路原理图当当d3.0=12(即即16进制数：进制数：C)时的工作波形。时的工作波形。图图6-43 数控分频器工作波形数控分频器工作波形6.3.2 基于基于LPM_ROM的的4位乘法器设计位乘法器设计1.1.乘法器的实现：乘法器的实现： 软件乘法指令软件乘法指令；c c语言，汇编语言语言，汇编语言 优点：优点： 简单简单 缺点：缺点： 速度慢速度慢 硬件乘法器硬件乘法器：大多通过设计：大多

17、通过设计FPGA/CPLDFPGA/CPLD来实现来实现 优点：优点： 速度快速度快 缺点：缺点： 实现复杂实现复杂6.3.2 基于基于LPM_ROM的的4位乘法器设计位乘法器设计设计思想：设计思想：改变传统改变传统“乘法乘法”的概念的概念ROM ROM 的地址与地址单元内的数据可以构造成乘法器的地址与地址单元内的数据可以构造成乘法器6.3.2 基于基于LPM_ROM的的4位乘法器设计位乘法器设计乘法器的实现乘法器的实现ROMROM查表法查表法原理：原理：1.1. ROM ROM 地址线作为两乘数（乘法的输入信号），数据线地址线作为两乘数（乘法的输入信号），数据线作为乘积输出；作为乘积输出；2.2. 对应地址下（地址单元）存储乘积数值。对应地址下（地址单元）存储乘积数值。6.3.2 基于基于LPM_ROM的的4位乘法器设计位乘法器设计图图6-44 用用LPM_ROM设计的设计的 4位乘法器原理图位乘法器原理图6.3.2 基于基于LPM_ROM的的4位乘法器设计位乘法器设计(1) 用文本编辑器编辑用文本编辑器编辑mif文件文件图图6-46 LPM_ROM构成的乘法器仿真波形构成的乘法器仿真波