数字电子技术：ch04-1 组合逻辑电路

1、4 组合逻辑电路4.1组合逻辑电路的分析4.2组合逻辑电路的设计4.3组合逻辑电路中的竞争和冒险4.4常用组合逻辑集成电路(具体芯片）4.5组合可编程电路4.6用Verilog HDL描述组合逻辑电路教学基本要求1.熟练掌握组合逻辑电路的分析方法和设计方法2.掌握编码器、译码器、数据选择器、数值比较器和 加法器的逻辑功能及其应用4 组合逻辑电路工作特征: 组合逻辑电路工作特点:在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。结构特征:1、输出、输入之间没有反馈延迟通路，2、不含记忆单元组合逻辑电路的一般框图Li = f (A1, A2 , , An ) (i=1,

2、2, , m) 4.1 组合逻辑电路分析二. 组合逻辑电路的分析步骤： 4.1 组合逻辑电路分析1、 由逻辑图逐级写出逻辑函数表达式，最后导出输出端 和输入信号的逻辑表达式；2、 用逻辑代数法或卡诺图法化简和变换逻辑表达式为最 简式；3、 列出真值表；4、 根据真值表或逻辑表达式，经分析最后确定其功能。根据已知逻辑电路，经分析确定电路的的逻辑功能。一. 组合逻辑电路分析 三、组合逻辑电路的分析举例 例1 分析如图所示逻辑电路的功能。1.根据逻辑图写出输出函数的逻辑表达式2. 列写真值表。 10010110111011101001110010100000CBA001111003. 确定逻辑功能：

3、 解： 输入变量的取值中有奇数个1时，L为1，否则L为0,电路具有为奇校验功能。如要实现偶校验，电路应做何改变？ 4.1 组合逻辑电路分析解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。 4.1 组合逻辑电路分析例2 试分析下图所示组合逻辑电路的逻辑功能。X = ABACABACACAB3、列写真值表分析功能X = A真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A0000111100111100010110102、用逻辑代数基本公式化简 4.1 组合逻辑电路分析这个电路逻辑功能是对输入的二进制码求反

4、码。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基 础上逐位求反。Y对B求反码 Z对C求反码1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、 输出变量，并定义逻辑状态的含义；2、根据逻辑描述列出真值表；3、由真值表写出逻辑表达式;5、 画出逻辑图。4、根据器件的类型,简化和变换逻辑表达式二、组合逻辑电路的设计步骤 一、组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑 功能的最简单逻辑电路。4.2.1 组合逻辑电路的设计例1 某火车站有特快、直快和慢车三种类型的客运列车进出，试 用两输入与非门和反相器设计一个指示列车等待进站的逻辑电 路. 分析：3

5、个指示灯一、二、三号分别对应特快、直快和慢车。列 车的优先级别依次为特快、直快和慢车，要求当特快列车请求 进站时，无论其它两种列车是否请求进站，一号灯亮。当特快 没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。 当特快和直快均没有请求，而慢车有请求时，三号灯亮。4.2 .1 组合逻辑电路的设计解：(1)、 逻辑抽象。 输入信号: I0、I1、I2分别为特快、直快和慢车的进站请求信号且有进站请求时为1，没有请求时为0。 输出信号: L0、L1、L2分别为3个指示灯的状态，且灯亮为1，灯灭为0。输 入输 出I0I1I2L0L1L2000000110001010001001根据题意列出真值表L

6、0 = I04.2.1 组合逻辑电路的设计(2) 写出各输出逻辑表达式。高位低位4.2.1 组合逻辑电路的设计L0 = I0LL1 10II= I0 I1 I2 I0I1（4）、 根据输出逻辑表达式画出逻辑图。4.2.1 组合逻辑电路的设计(3)、 根据要求将上式变换为与非形式101IIL= I0 L0L1 I1 I2 L2 例2 试设计一个码转换电路，将4位格雷码转换为自然二进制码。可以采用任何逻辑门电路来实现。解：(1) 明确逻辑功能，列出真值表。设输入变量为G3、G2、G1、G0为格雷码，当输入格雷码按照从0到15递增排序时，可列出逻辑电路真值表输出变量B3、B2、B1和B0为自然二进制

7、码。4.2.1 组合逻辑电路的设计4.2.1 组合逻辑电路的设计0 1 1 10 1 0 00 1 1 00 1 0 10 1 0 10 1 1 10 1 0 00 1 1 00 0 1 10 0 1 00 0 1 00 0 1 10 0 0 10 0 0 10 0 0 00 0 0 0B3 B2 B1 B0G3 G2 G1 G0输 出输 入1 1 1 11 0 0 01 1 1 01 0 0 11 1 0 11 0 1 11 1 0 01 0 1 01 0 1 11 1 1 01 0 1 01 1 1 11 0 0 11 1 0 11 0 0 01 1 0 0B3 B2 B1 B0G3 G2

8、 G1 G0输 出输 入逻辑电路真值表高位低位4.2.1 组合逻辑电路的设计(2) 画出各输出函数的卡诺图，并化简和变换。33GB= =2B+2G3G2G3G000000000101010111111111101010104.2.1 组合逻辑电路的设计=3G2G1G0B=3G2G1G0G=(2G3G)+2G3G1G+2G3G)+2G3G1G+2G3G1B=1G+2G3G1G2G3G1G+2G3G1G00110000000101010111111110101010同理(3) 根据逻辑表达式，画出逻辑图4.2 .1 组合逻辑电路的设计=3G2G1G=3G2G1G0G1、单输出电路 相同输入端的与非

9、门比与门或者或门所用晶体管少，速度快。图(b)电路最优 用指定芯片中特定资源实现逻辑函数，使电路的成本低并且工作速度快。因此需要对逻辑表达式进行变换，以减少芯片资源的数目和连线。 4.2.2 组合逻辑电路的优化实现2、多输出电路 (a)如果分别实现两个逻辑函数，需要6个与门和两个或门。(b)如果考虑相同乘积项，需要4个与门两个或门，如图。 输出多个逻辑函数时需要考虑共享相同乘积项，减少逻辑门数目。4.2.2 组合逻辑电路的优化实现3、多级逻辑电路用与门、或门实现时，限定逻辑门的扇入数不大于3，需要变换成：当限定逻辑门输入端数目(扇入数），则需要进行逻辑变换。（1）提取公因子图(a)电路为2级，

10、图(b)为3级，但电路连线减少了。图(a)16根连线，图(b)13根。 C D E A D C F B A B A B （a） L （C D E L A D C F B b） 扇入数为44.2.2 组合逻辑电路的优化实现用与门、或门实现时，限定逻辑门的扇入数为2，需要变换成：（2）函数分解 图(a)电路为2级，图(b)为5级。 上述变换方法只适合手工化简，当变量数很多时，优化策略写入程序由计算机完成。扇入数为3扇入数为24.2.2 组合逻辑电路的优化实现4.3 组合逻辑电路中的竞争冒险4.3.1 产生的竞争冒险的原因4.3.2 消去竞争冒险的方法4.3 组合逻辑电路中的竞争冒险4.3.1 产生

11、的竞争冒险的原因 上 述情况都是在平稳状态下,不考虑门的延时时间时输出与输入之间的逻辑关系。但达到平稳之前即信号电平变化瞬间，可能产生与平稳情况不一致的情况而产生错误的输出AL=AA=0(a)AL=0AL=1AA0011(b)AL=A+A=1考虑门的延时时间,当A=0 A=14.3 组合逻辑电路中的竞争冒险4.3.1 产生的竞争冒险的原因在“与门”情况下输出产生正跳变 L=1为干扰脉冲 产生原因同一变量的正变量和非变量有“与相”出现或不同变量同时向相反方向变化由于时间的延迟出现不同步的现象可能出现的情况AAL=A A=1(a)A考虑门的延时时间,当A=0 A=14.3 组合逻辑电路中的竞争冒险

12、4.3.1 产生的竞争冒险的原因在“或门”情况下输出产生负跳变 L=0为干扰脉冲 产生原因同一变量的正变量和非变量有“或相”出现或不同变量同时向相反方向变化由于时间的延迟出现不同步的现象A0011可能出现的情况(b)AL=A+A=0AA竞争: 当一个逻辑门的两个输入端的信号同时向相反方向变 化 而变化的时间有差异的现象。冒险: 两个输入端的信号取值的变化方向是相反时，如门电路输 出端的逻辑表达式简化成两个互补信号相乘或者相加，由 竞争而可能产生输出干扰脉冲的现象。4.3 组合逻辑电路中的竞争冒险L=C+CA=1和B=1时CBCAL+=例如电路4.3.2 消去竞争冒险的方法1. 发现并消除互补变

13、量 B = C = 0时)(CABAL+=可能出现竞争冒险。AAF=4.3 组合逻辑电路中的竞争冒险A+BABC A+C即出现L=1的情况4.3 组合逻辑电路中的竞争冒险4.3.2 消去竞争冒险的方法BCBAACL+=为消掉AA，变换逻辑函数式为 B = C = 0时保证L=0)(CABAL+=BCBAACL+=AA+2. 增加乘积项,避免互补项相加 ， CBACL+=当A=B=1时CBACL+=CCL+=4.3 组合逻辑电路中的竞争冒险可能出现竞争冒险。即出现L=0的情况CBACL+=+AB2. 增加乘积项,避免互补项相加 4.3 组合逻辑电路中的竞争冒险当A=B=1时，根据逻辑表达式有AB 0 1 A 0 0 0 1 0 1 1 1 L B C 00 01 11 10 保证3. 输出端并联电容器 如果逻辑电路在较慢速度下工作，为了消