第2章INTEL80868088微处理器

1、18086/80888086/8088的主要特性：的主要特性： Intel 8086/8088 Intel 8086/8088采用高速运算性能的采用高速运算性能的HMOSHMOS工艺制造，工艺制造，内含内含2900029000个晶体管，封装在标准的个晶体管，封装在标准的4040引脚双列直插式塑封引脚双列直插式塑封管壳内。采用管壳内。采用+5+5V V电源供电。电源供电。 内部总线内部总线: 1616位位 数据总线数据总线： 80868086：1616位位 (称为称为1616位位 CPU) 外部外部数据总线：数据总线： 8088 8088：8 8位位 (称为准称为准1616位位 CPU) 地址总

2、线地址总线：2020位，可直接寻址位，可直接寻址1 1MBMB存储空间。存储空间。 寻址方式寻址方式：7 7种基本的寻址方式种基本的寻址方式（细分为（细分为2424种）种） 提供了灵活的操作数存取方法。提供了灵活的操作数存取方法。第第2 2章章 Intel8086/8088Intel8086/8088微处理器微处理器2 指令系统指令系统：100100条基本指令。条基本指令。 数据传送数据传送 位位 算数运算算数运算 字节字节指令类型：逻辑运算指令类型：逻辑运算 数据类型数据类型 字字 串处理指令串处理指令 字节串字节串 控制转移控制转移 字串字串 处理器控制处理器控制 BCDBCD数数 时钟频

3、率时钟频率：80888088： 4.7 4.7MHzMHz； 8086 8086： 5MHz 5MHz； 8086-2 8086-2：8MHz8MHz。 中断功能中断功能：可处理内部软硬件和外部硬件中断，：可处理内部软硬件和外部硬件中断， 可管理的中断源多达可管理的中断源多达256256个。个。 工作模式工作模式：支持单处理器、多处理器两种模式。：支持单处理器、多处理器两种模式。32.1 8086/8088的编程结构的编程结构 所谓编程结构：所谓编程结构： 从程序员和使用者的角度来看的从程序员和使用者的角度来看的CPUCPU结构。结构。这种结构与这种结构与CPUCPU内部的物理结构和实际布局有

4、区别，内部的物理结构和实际布局有区别， 8086/8088 CPU 8086/8088 CPU内部分为两个部分：内部分为两个部分：1. 总线接口部件总线接口部件 BIU（Bus Interface Unit）2. 执行部件执行部件 EU（Execution Unit）48086的编程结构的编程结构执行部件（执行部件（EUEU）总线接口部件（总线接口部件（BIU）标志运算寄存器ALUDSSSES输入/输出控制电路IPCS内部暂存器20位地址加法16位指令队列缓冲器8位16位CHDHDISPBPSIBHAHDLCLALBL通用寄存器1 2 3 4 5 6外部总线执行部分控制电路52.1.1 2.1

5、.1 、总线接口单元、总线接口单元 BIU（Bus Interface Unit）（1 1）功能：功能：负责与负责与 M、I/O I/O 端口之间传送数据或指令代码。端口之间传送数据或指令代码。 具体讲：具体讲：v 总线接口部件要从内存总线接口部件要从内存取指令送到指令队列取指令送到指令队列；v CPUCPU执行指令时，要配合执行部件从指定的内存单元或者执行指令时，要配合执行部件从指定的内存单元或者 外设端口中外设端口中取数据取数据，将，将数据传送给执行部件数据传送给执行部件；v 或把执行部件的操作或把执行部件的操作结果传送给指定的结果传送给指定的M M或或I/OI/O口口。6（2 2）组成组

6、成q 6 6字节（字节（80868086）或）或4 4字节（字节（80888088）的指令队列）的指令队列, , q 指令指针寄存器指令指针寄存器IP: IPIP: IP为一个为一个1616位的寄存器，位的寄存器， q 2020位的地址加法器位的地址加法器(16(16d d 段地址段地址+ +偏移地址物理地址偏移地址物理地址),),q 段寄存器：段寄存器：CSCS、DSDS、SSSS、ES ,ES ,q 总线控制逻辑总线控制逻辑 : : 处理器与外界总线联系的转接电路。包括三组总线：处理器与外界总线联系的转接电路。包括三组总线：20 20 位地址总线，位地址总线，1616位位(8086)(80

7、86)或或8 8位位(8088)(8088)双向数据总线，一组控双向数据总线，一组控制总线。制总线。7（3 3） 三点说明三点说明 指令队列指令队列 8086 8086 的指令队列为的指令队列为6 6个字节个字节,8088 ,8088 的指令队列为的指令队列为4 4个字节。个字节。不论是不论是80868086还是还是80888088都会在执行指令的同时从内存中取下都会在执行指令的同时从内存中取下一条或几条指令，取来的指令放在指令队列中，使一条或几条指令，取来的指令放在指令队列中，使 BIU BIU 具具有预取指令的功能，有预取指令的功能，是一种先进先出（是一种先进先出（FIFOFIFO）的数据

8、结构的数据结构。 工作过程中工作过程中, ,只要有只要有2 2个字节个字节(8086)(8086)或或1 1个字节个字节(8088)(8088)为空为空, ,则则BIUBIU自自动取指填充指令队列。动取指填充指令队列。 指令执行顺序指令执行顺序 顺序程序执行顺序程序执行：指令队列中的指令代码按顺序存放。：指令队列中的指令代码按顺序存放。 执行转移指令执行转移指令：BIU BIU 清除指令队列中的内容，从新的地址清除指令队列中的内容，从新的地址取入指令，立即送往执行单元，然后再从新单元取入指令，立即送往执行单元，然后再从新单元( (转移的目标转移的目标地址地址) )开始重新填满队列。开始重新填满

9、队列。（分支惩罚）（分支惩罚）8 内存单元的物理地址内存单元的物理地址PAPA的产生过程如图的产生过程如图2.22.2所示所示 物理地址段寄存器段地址左移4位地址产生器偏移地址图图2.2 20位物理地址的产生过程位物理地址的产生过程92.1.2 2.1.2 、EU （Execution Unit）执行单元执行单元（1 1）、）、 功能功能：负责指令的译码和执行。负责指令的译码和执行。（2 2）、）、 组成：组成：q1616位的运算器位的运算器ALU ALU ：包括数据的算数：包括数据的算数/ /逻辑运算和偏移地址的运算逻辑运算和偏移地址的运算 ；q1616位的标志寄存器（位的标志寄存器（PSW

10、PSW）：）：9 9个标志位，其中个标志位，其中6 6个条件（状态）标个条件（状态）标 志位用于存放结果状态；志位用于存放结果状态；q暂存器：辅助暂存器：辅助ALUALU完成各种运算，暂存参与运算的数据；完成各种运算，暂存参与运算的数据；q通用寄存器组通用寄存器组 ：数据寄存器：数据寄存器 AXAX、BXBX、CXCX、DXDX， 专用寄存器：专用寄存器： BP BP、SPSP、SISI、DIDI；qEUEU控制电路控制电路 ：接收从总线接口单元的指令队列中取来的指令代码，：接收从总线接口单元的指令队列中取来的指令代码， 对其译码和向对其译码和向 EU EU 内各有关部分发出时序命令信号，协调

11、执行指令内各有关部分发出时序命令信号，协调执行指令 规定的操作。规定的操作。10 由此可见，由此可见，8086/80888086/8088取指部分与执行部分是分开的。取指部分与执行部分是分开的。 在一条指令的执行过程中可以取出下一条（或多条）指令，指令在指令在一条指令的执行过程中可以取出下一条（或多条）指令，指令在指令队列中排队；队列中排队； 在一条指令执行完成后在一条指令执行完成后, ,就可以立即执行下一条指令，减少就可以立即执行下一条指令，减少CPUCPU为取指令为取指令而等待的时间，提高而等待的时间，提高CPUCPU的利用率和整个运行速度。的利用率和整个运行速度。8086/8088808

12、6/8088微处理器微处理器: : BIUBIU和和EUEU分开，取指和执行可以重迭，分开，取指和执行可以重迭，大大减少了等待取指所需的时间，大大减少了等待取指所需的时间，提高提高CPUCPU的利用率。的利用率。重迭操作技术：重迭操作技术：一方面提高了整个执行速率，另一方面降低了与之相配的一方面提高了整个执行速率，另一方面降低了与之相配的存储器的存取速度的要求。存储器的存取速度的要求。 对于对于80808080与与80858085及较早的及较早的8 8位微处理器位微处理器: : 程序执行由取指令和执行指令的循环来完成程序执行由取指令和执行指令的循环来完成，每条指令执行，每条指令执行完后完后CP

13、UCPU必须等待到下条指令取出来后才能执行。必须等待到下条指令取出来后才能执行。取指取指执行执行取指取指执行执行.取指取指执行执行时间坐标时间坐标112.1.3 2.1.3 、 寄存器寄存器 （1 1）、）、 功能功能：用来存放运算过程中所需要的操作数地址、操作数及中间结果用来存放运算过程中所需要的操作数地址、操作数及中间结果 。（2 2）、）、 组成：组成：q通用寄存器通用寄存器 ：8 8个个1616位的通用寄存器，分为通用数据寄存器和通用地位的通用寄存器，分为通用数据寄存器和通用地址寄存器址寄存器； 通用数据寄存器分别是通用数据寄存器分别是AXAX、BXBX、CXCX和和DXDX，它们通常

14、可以用来存放它们通常可以用来存放16 16 位的数据。这位的数据。这4 4个寄存器又可以分为个寄存器又可以分为8 8个个8 8位寄存器来使用，分别是位寄存器来使用，分别是AHAH、ALAL、BHBH、BLBL、CHCH、CLCL、DHDH和和DLDL，只能存放只能存放8 8位数据。位数据。 通用地址寄存器分别是通用地址寄存器分别是BPBP、SPSP、SISI和和DIDI，也因为其特殊用途被分别也因为其特殊用途被分别称为基址指针、堆栈指针、源变址寄存器、目的变址寄存器。这组寄存称为基址指针、堆栈指针、源变址寄存器、目的变址寄存器。这组寄存器主要存放的内容是某一段内偏移量，通常用来形成操作数地址。

15、器主要存放的内容是某一段内偏移量，通常用来形成操作数地址。 BPBP和和SPSP与与SSSS联用，为访问当前堆栈段提供方便。联用，为访问当前堆栈段提供方便。SISI和和DIDI通常与通常与DSDS联用，为联用，为访问当前数据段提供段内偏移量。访问当前数据段提供段内偏移量。 表表2.12.1列出了列出了8086/80888086/8088通用寄存器的特殊用途。通用寄存器的特殊用途。 12寄存器名 特 殊 用 途 隐含性质 AX，AL 在I/O指令中作数据寄存器在乘法指令中被乘数或乘积，在除法指令中存放被除数或商 不能隐含隐含 AH 在S SAHF、LAHF指令中，分别作为源和目的操作数寄存器 隐

16、含 AL 在XLAT指令作累加器 隐含 BX 在间接寻址中作基址寄存器在XLAT指令作基址寄存器 不能隐含隐含 CX 在循环指令和串操作指令中作计数器 隐含 CL 在移位指令中作移位次数寄存器 不能隐含 DX 在字乘法/除法指令中存放乘积高位/被除数高位或余数在I/O指令中作间接寻址寄存器 隐含不能隐含 SI 在间接寻址中作变址寄存器在串操作指令中作为源变址寄存器 不能隐含隐含 DI 在间接寻址中作变址寄存器在串操作指令中作为目的变址寄存器 不能隐含隐含 BP 在间接寻址中作基址指针 不能隐含 SP 在堆栈操作中作堆栈指针 隐含 表表2.1 寄存器的特殊用途寄存器的特殊用途13q段寄存器段寄存

17、器 ：CSCS：代码段寄存器，用于存放正在或正待处理的一般代码段的起始代码段寄存器，用于存放正在或正待处理的一般代码段的起始地址的高地址的高1616位，即一般代码段的段基址。位，即一般代码段的段基址。DSDS：数据段寄存器，用于存放正在或正待处理的一般数据段的起始数据段寄存器，用于存放正在或正待处理的一般数据段的起始地址的高地址的高1616位，即一般数据段的段基址。位，即一般数据段的段基址。ESES：附加数据段寄存器，用于存放正在或正待处理的附加数据段的附加数据段寄存器，用于存放正在或正待处理的附加数据段的起始地址的高起始地址的高1616位，即附加数据段的段基址。位，即附加数据段的段基址。SS

18、SS：堆栈数据段寄存器，用于存放正在或正待处理的堆栈数据段的堆栈数据段寄存器，用于存放正在或正待处理的堆栈数据段的起始地址的高起始地址的高1616位，即堆栈数据段的段基址。位，即堆栈数据段的段基址。 q指令指针指令指针IP IP ：IPIP指令指针，它的内容始终是下一条待执行指令的起始偏移地址，指令指针，它的内容始终是下一条待执行指令的起始偏移地址，与与CSCS一起形成下一条待执行指令的起始物理地址。一起形成下一条待执行指令的起始物理地址。“CSCS：IP”IP”的作用是的作用是控制程序的执行流程。控制程序的执行流程。IPIP一般会自动加一般会自动加1 1（逻辑加（逻辑加1 1、实际随指令长度

19、变、实际随指令长度变化）移向下一条指令实现顺序执行；若通过指令修改化）移向下一条指令实现顺序执行；若通过指令修改CSCS或或IPIP的值，则可的值，则可实现程序的转移执行。实现程序的转移执行。 14q 程序状态字程序状态字PSW PSW ；1616位程序状态字位程序状态字PSWPSW，它有它有3 3个控制标志（个控制标志（IFIF、DFDF、TFTF）和和6 6个状个状态标志（态标志（SFSF、PFPF、ZFZF、OFOF、CFCF、AFAF）。）。控制标志是用于控制控制标志是用于控制CPUCPU某方面某方面操作的标志，状态标志是部分指令执行结果的标志。操作的标志，状态标志是部分指令执行结果的

20、标志。PSWPSW寄存器的具体寄存器的具体格式如图格式如图2.32.3所示：所示：IFIF：中断允许标志，用于控制中断允许标志，用于控制CPUCPU能否响应可屏蔽中断请求，能否响应可屏蔽中断请求，IF=1IF=1能够响应，能够响应，IF=0IF=0不能响应。不能响应。DFDF：方向标志，用于指示串操作时变址寄存器是增量变化还是减量方向标志，用于指示串操作时变址寄存器是增量变化还是减量变化，变化，DF=1DF=1向地址减小的方向变化，向地址减小的方向变化，DF=0DF=0向地址增加的方向变化。向地址增加的方向变化。TFTF：单步中断标志，单步中断标志，TF=1TF=1程序执行当前指令后暂停，程序

21、执行当前指令后暂停，TF=0TF=0程序执行程序执行当前指令后不暂停。当前指令后不暂停。SFSF：符号标志，指令执行结果的最高二进制位是符号标志，指令执行结果的最高二进制位是0 0还是还是1 1，为，为0 0，则，则SF=0SF=0。代表正数；为代表正数；为1 1，则，则SF=1SF=1，代表负数。代表负数。1511OFDFIFTFSFZFAFPFCF10987642015PFPF：奇偶校验标志，用来表示指令执行结果的低奇偶校验标志，用来表示指令执行结果的低8 8位中位中1 1的个数是奇的个数是奇数还是偶数，若为奇数个数还是偶数，若为奇数个“1”“1”则则PF=0PF=0，若为偶数个若为偶数个

22、“1”“1”则则PF=1PF=1。ZFZF：零标志，用来表示指令执行结果是否为零标志，用来表示指令执行结果是否为0 0，若为，若为0 0则则ZF=1ZF=1，否则否则ZF=0ZF=0。OFOF：有符号数的溢出标志，用来表示指令执行结果是否超出有符号有符号数的溢出标志，用来表示指令执行结果是否超出有符号数的表示范围，若超出则数的表示范围，若超出则OF=1OF=1，否则否则OF=0OF=0。我们可以通过是否出现以下我们可以通过是否出现以下四种情况之一来判断溢出：正加正得负，正减负得负，负加负得正，负四种情况之一来判断溢出：正加正得负，正减负得负，负加负得正，负减正得正。若出现以上情况则减正得正。若

23、出现以上情况则OF=1OF=1，否则否则OF=0OF=0。CFCF：进位进位/ /借位标志（无符号数的溢出标志），用来表示指令执行借位标志（无符号数的溢出标志），用来表示指令执行结果的最高位是否有向更高位进位或借位，若有则结果的最高位是否有向更高位进位或借位，若有则CF=1CF=1，同时也代表无同时也代表无符号数溢出；若无则符号数溢出；若无则CF=0CF=0，也代表无符号数无溢出。也代表无符号数无溢出。AFAF：辅助进位辅助进位/ /借位标志，低借位标志，低4 4位二进制是否有向高位进位或借位，位二进制是否有向高位进位或借位，若有则若有则AF=1AF=1，否则否则AF=0AF=0，其主要用于其

24、主要用于BCDBCD修正运算。修正运算。 在调试程序在调试程序DEBUGDEBUG中，提供了测试标志位的方法，它用符号来表示中，提供了测试标志位的方法，它用符号来表示标识位的值。表标识位的值。表2.22.2说明了各标志位在说明了各标志位在DEBUGDEBUG中的符号表示。（中的符号表示。（TFTF在在DEBUGDEBUG中不提供符号）中不提供符号） 16表表2.2 PSW中标志位的符号表示中标志位的符号表示 标志位标志名表示1表示0CF进位/借位标志CYNCPF奇偶校验标志PEPOAF辅助进位/借位标志ACNAZF零标志ZRNZSF符号标志NGPLIF中断允许标志EIDIDF方向标志DNUPO

25、F溢出标志OVNV172.2.1 8086/8088的工作模式的工作模式 2.22.2 8086/80888086/8088的工作模式和引脚功能的工作模式和引脚功能最小模式：最小模式：单处理器模式单处理器模式 是指系统中只有是指系统中只有8086或或8088一个微处理器，所有总线控制一个微处理器，所有总线控制信号均由信号均由CPU直接产生，因此，系统的总线控制逻辑被减到直接产生，因此，系统的总线控制逻辑被减到最少。最小模式用在规模较小的最少。最小模式用在规模较小的8086/8088系统中。系统中。最大模式：最大模式：多处理器模式多处理器模式 是指系统中包含两个或多个微处理器，其中主处理器是是指

26、系统中包含两个或多个微处理器，其中主处理器是8086或者或者8088，其余处理器称为协处理器，系统的总线控制信，其余处理器称为协处理器，系统的总线控制信号主要由总线控制器产生，系统的总线控制逻辑相对复杂一些，号主要由总线控制器产生，系统的总线控制逻辑相对复杂一些，最大模式用于中、大型的最大模式用于中、大型的8086/8088系统。系统。 188086GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND 8086引脚图引脚图VCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOL

27、D(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN (S0)ALE (QS0)INTA(QS1)TESTREADYRESET8088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND 8088引脚图引脚图VCCA15A16/S3A17/S4A18/S5A19/S6SSO (HIGH)MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN (S0)ALE (QS0)INTA(QS1)TESTREADYRESET 2.2.2

28、 8086/8088 2.2.2 8086/8088的引脚功能的引脚功能 引脚图如下，其中带括号的引脚功能为最大模式下的功能。引脚图如下，其中带括号的引脚功能为最大模式下的功能。 19 8086引脚可分为引脚可分为5类：类：1、地址线（、地址线（20位）位）：AD0AD15，A16A19。其其中中AD0AD15为地址为地址/数据复用引脚，故为双向、数据复用引脚，故为双向、三态；三态；A16A19为地址为地址/状态复用引脚，输出、状态复用引脚，输出、三态。此外，三态。此外，AD0还作为低还作为低8位数据选通信号使位数据选通信号使用。用。 据此得出：直接寻址能力据此得出：直接寻址能力=220=1M

29、B2、数据线（、数据线（16位）位）：AD0AD15，与低与低16位地址位地址分时复用，双向、三态。分时复用，双向、三态。 8088的的AD0AD8，与低与低8位地址分时复用位地址分时复用20QS1QS0含含 义义00110101无操作无操作从指令队列的第一个字节取走代码从指令队列的第一个字节取走代码队列空队列空除第一字节外，还取走了后续字节的代码除第一字节外，还取走了后续字节的代码3、状态线：、状态线：v QS1、QS0：指令队列状态信息（用于最大模式），输出。指令队列状态信息（用于最大模式），输出。 这两个信号的不同组合指出了本总线周期的前一个时钟周期中指令队这两个信号的不同组合指出了本总

30、线周期的前一个时钟周期中指令队列的状态，以便外部对列的状态，以便外部对CPU内部指令队列动作的跟踪。内部指令队列动作的跟踪。表表2.3 QS1、QS0的代码组合及对应的含义的代码组合及对应的含义 21无源状态无源状态111写内存写内存011读内存读内存101取指令取指令001暂停暂停110写写I/O端口端口010读读I/O端口端口100中断响应中断响应000总线操作类型总线操作类型S0S1S2表表2.4 S2、S1、S0的代码组合及对应的总线操作类型的代码组合及对应的总线操作类型 v S2、S1、S0：总线周期状态信息（总线周期状态信息（用于最大模式）用于最大模式）, 输出。输出。 这三个信号

31、的不同组合指出了本总线周期所进行的数据传输过程的类这三个信号的不同组合指出了本总线周期所进行的数据传输过程的类型。最大模式系统中的总线控制器就是利用这几个状态信号来产生对存储型。最大模式系统中的总线控制器就是利用这几个状态信号来产生对存储器和器和I/O端口的控制信号的。端口的控制信号的。22v S6 S3：地址地址/状态复用引脚，输出。状态复用引脚，输出。 其中，其中，S S6 6: :表示当前表示当前80868086是否与总线相连，是否与总线相连，S S6 6=“0”=“0”表示当前表示当前80868086连在总线上，由于在连在总线上，由于在80868086总线操作其间，它总是与总线相连的，

32、故在总线操作其间，它总是与总线相连的，故在每个总线周期的每个总线周期的T T2 2、T T3 3、T Tw w和和T T4 4状态状态S S6 6“0”“0”。 S S5 5=IF=IF标志。标志。 S S4 4、S S3 3：它们的组合指出当前正在使用哪个段寄存器。它们的组合指出当前正在使用哪个段寄存器。S4S3 含含 义义00当前正在使用当前正在使用ES01当前正在使用当前正在使用SS10当前正在使用当前正在使用CS或未使用任何段寄存器或未使用任何段寄存器11当前正在使用当前正在使用DS表表2.5 S4 、S3的代码组合及对应的含义的代码组合及对应的含义 23vBHE/S7:BHE/S7:

33、高高8 8位数据总线允许位数据总线允许/ /状态复用引脚，输出。状态复用引脚，输出。 信号和信号和ADAD0 0组合起来指出当前数据总线上的数据将以何种格式出组合起来指出当前数据总线上的数据将以何种格式出现，这两个信号的代码组合及对应的数据格式见表现，这两个信号的代码组合及对应的数据格式见表2.62.6。 AD15AD8 AD7AD0 从奇地址开始读从奇地址开始读/写一个字（共占用两写一个字（共占用两个总线周期，第一个总线周期将低个总线周期，第一个总线周期将低8位数据送位数据送AD15AD8，第二个总线周期第二个总线周期将高将高8位数据送位数据送AD7AD0）1 00 1AD15AD8从奇地址

34、单元或端口读从奇地址单元或端口读/写一个字节写一个字节10AD7AD0从偶地址单元或端口读从偶地址单元或端口读/写一个字节写一个字节01AD15AD0从偶地址开始读从偶地址开始读/写一个字写一个字00所用数据线所用数据线 数据格式数据格式AD0BHE表表2.6 和和AD0的代码组合及对应的数据格式的代码组合及对应的数据格式 24说明：说明：总线操作类型000取指令001读内存010写内存011无源状态100发中断响应信号101读I/O端口110写I/O端口111暂 停MIO /RDT /SSOMIO /RDT /SSO 对于对于8088，该引脚为：系统状态输出信号，用于，该引脚为：系统状态输出

35、信号，用于8088的最的最小模式（在最大模式中小模式（在最大模式中SSOSSO“1”），），它与它与8088的另外两个信号的另外两个信号共同决定当前总线周期的操作类型，输出。共同决定当前总线周期的操作类型，输出。 表表2.7 的代码组合及对应的含义的代码组合及对应的含义 RDTMIOSSO/,/,254、控制线：控制线： vALE：地址锁存信号，输出，用于最小模式。地址锁存信号，输出，用于最小模式。 vRD：读控制信号，输出，三态，用于最小模式。读控制信号，输出，三态，用于最小模式。vWR：写控制信号，输出，三态，用于最小模式。写控制信号，输出，三态，用于最小模式。vDEN：数据允许信号，输出

36、，三态，用于最小模式。数据允许信号，输出，三态，用于最小模式。vM/IO：存储器或存储器或I/O操作选择信号，输出，三态，用于操作选择信号，输出，三态，用于8086最最小模式。当小模式。当M/IO=“1”时表明该总线周期是对存储器进行读时表明该总线周期是对存储器进行读/写写操作，反之，当操作，反之，当M/IO=“0”时表明该总线周期是对时表明该总线周期是对I/O端口进行端口进行读读/写操作。写操作。vDT/R DT/R 数据收数据收/发控制信号，输出，三态，用于最小模式。发控制信号，输出，三态，用于最小模式。 当当DT/R =“0”DT/R =“0”时，时，CPUCPU从总线读入数据，反之，当

37、从总线读入数据，反之，当DT/R =“1”DT/R =“1”时，时，CPUCPU向总线写出数据。向总线写出数据。vINTAINTA：中断响应信号，输出，用于最小模式。中断响应信号，输出，用于最小模式。vRESETRESET：复位信号，输入。复位信号，输入。 vREADYREADY：准备好信号，输入。准备好信号，输入。 vNMINMI：非屏蔽中断请求信号，输入。非屏蔽中断请求信号，输入。 26vINTR：可屏蔽中断请求信号，输入。可屏蔽中断请求信号，输入。 vMN/MXMN/MX：工作模式选择信号，输入。工作模式选择信号，输入。 若使若使8086工作在最小模式，则工作在最小模式，则MN/MXMN

38、/MX应接应接“1”，否则，否则，MN/MXMN/MX接接“0”。 vCLK：时钟信号，输入。时钟信号，输入。 vTEST：测试信号，输入，用于多处理器系统。：测试信号，输入，用于多处理器系统。 该信号与该信号与WAIT指令配合使用，当指令配合使用，当CPU执行执行WAIT指令时，处于空转指令时，处于空转状态，并检测引脚，只要状态，并检测引脚，只要TESTTEST=“0”则立即结束等待，继续执行后续指令。则立即结束等待，继续执行后续指令。 vHOLD：总线请求信号，输入，用于最小模式。总线请求信号，输入，用于最小模式。 vHLDA HLDA ：总线响应信号，输出，用于最小模式。总线响应信号，输

39、出，用于最小模式。 这两个信号总是配对使用，当其它总线主设备要占用总线时，通过这两个信号总是配对使用，当其它总线主设备要占用总线时，通过HOLDHOLD向向80868086发出一个高电平的总线请求信号，若这时总线未被封锁，则发出一个高电平的总线请求信号，若这时总线未被封锁，则80868086通过通过HLDAHLDA线输出一个高电平表示响应，然后，把总线控制权交予该线输出一个高电平表示响应，然后，把总线控制权交予该设备。当该设备使用完总线时，将设备。当该设备使用完总线时，将HOLDHOLD线变为低电平，表示撤消总线请线变为低电平，表示撤消总线请求信号，则求信号，则80868086也将也将HLDA

40、HLDA线变为低电平，收回总线控制权。线变为低电平，收回总线控制权。 275、供电线供电线 ：vV VCCCC：+5V+5V直流工作电压。直流工作电压。 vGNDGND：接地端。接地端。vRQ/GTRQ/GT1 1：总线请求总线请求/ /总线允许信号，双向，三态，用于最大模式。总线允许信号，双向，三态，用于最大模式。 vRQ/GTRQ/GT0 0：总线请求总线请求/ /总线允许信号，双向，三态，用于最大模式。总线允许信号，双向，三态，用于最大模式。 这两个信号的作用完全相同，其中每一个信号都相当于最小模这两个信号的作用完全相同，其中每一个信号都相当于最小模式下的式下的HOLDHOLD和和HLD

41、AHLDA一对信号的作用，即外部设备请求时为输入，一对信号的作用，即外部设备请求时为输入，CPUCPU响应时为输出。响应时为输出。 vLOCKLOCK：总线锁定信号，输出，三态，用于最大模式。总线锁定信号，输出，三态，用于最大模式。 该信号由该信号由LOCKLOCK前缀指令产生，有效时其它设备不能占用总线前缀指令产生，有效时其它设备不能占用总线 。28说明：说明：8088与与8086除了内部指令队列长度不同外，在引脚上还有三点区别：除了内部指令队列长度不同外，在引脚上还有三点区别： 1 1、外部数据总线的宽度不同。、外部数据总线的宽度不同。 8086的外部数据总线为的外部数据总线为16位（位（

42、AD15AD0）；）；8088的外部数据总线为的外部数据总线为8位（位（AD7AD0）。）。 2 2、第第28引脚不同。引脚不同。 8086的第的第28引脚为引脚为M/IOM/IO，即该引脚信号为高电平，表示对存储器操作，即该引脚信号为高电平，表示对存储器操作，为低电平则是对为低电平则是对I/O端口操作；端口操作；8088的第的第28引脚为引脚为M/IOM/IO，即该引脚信号为高即该引脚信号为高电平，表示对电平，表示对I/O端口操作，为低电平则是对存储器操作。端口操作，为低电平则是对存储器操作。 3、第第34引脚不同。引脚不同。 8086的第的第34引脚为引脚为BHE/SBHE/S7 7，其功

43、能已如前述；其功能已如前述；8088的第的第34引脚为引脚为SSOSSO，在最小模式下的功能已如前述，在最大模式该引脚恒为在最小模式下的功能已如前述，在最大模式该引脚恒为“1”。 292.2.3 8086/8088的最小模式的最小模式 1 1、 8086/80888086/8088最小模式的典型配置最小模式的典型配置 MN/MX引脚引脚接高电平（或直接接接高电平（或直接接+5+5V V）时，系统工作于时，系统工作于最小模式，即单处理器模式，它适用于较小规模的应用。最小模式，即单处理器模式，它适用于较小规模的应用。其中其中: :8284A为时钟发生器为时钟发生器: :为为CPUCPU提供提供CL

44、KCLK、READYREADY、RESETRESET信号信号82828282为地址锁存器为地址锁存器: : 形成形成2020位地址线位地址线A19A16A19A16，AD15AD0AD15AD082868286为数据总线收为数据总线收/ /发器发器: :形成形成1616位数据线位数据线AD15AD0AD15AD030 图图2.5 8086最小模式的典型系统结构最小模式的典型系统结构 31 该该CPU系统以系统以8086为核心，外部晶体振荡器产生的振荡信号经为核心，外部晶体振荡器产生的振荡信号经8284分频后，作为主频信号分频后，作为主频信号CLK提供给提供给8086， 同时，外部来的准备好信号

45、同时，外部来的准备好信号READY和复位信号和复位信号RESET也经也经8284A整理后送往整理后送往8086。 8086的的20位地址信号位地址信号A19A16，AD15AD0，以及高位字节允许信号，以及高位字节允许信号，在地址锁存信号在地址锁存信号ALE控制下经控制下经8282锁存后输出，即为地址总线。锁存后输出，即为地址总线。 8086的的16位数据线位数据线AD15AD0在在8286的控制下可以进行双向数据传的控制下可以进行双向数据传送，即为数据总线。传送方向由数据收送，即为数据总线。传送方向由数据收/发控制信号来选择，是否允许发控制信号来选择，是否允许传送由数据允许信号控制。其它控制

46、信号均由传送由数据允许信号控制。其它控制信号均由8086直接输出，即为控直接输出，即为控制总线。如此，就形成了以制总线。如此，就形成了以8086为核心的三总线结构的为核心的三总线结构的CPU系统。系统。 工作原理说明：工作原理说明：322 2、主要外围芯片的功能、主要外围芯片的功能 q时钟发生器及其与时钟发生器及其与CPU的连接：时钟发生器的连接：时钟发生器82848284A A的引脚功的引脚功能及其与能及其与8086/80888086/8088的连接如图的连接如图2.62.6所示。所示。 8284A123456789171615141312111018CSYNCPCLKAEN1RDY1REA

47、DYRDY2AEN1CLKGNDVCC(+5)X1X2ASYNCEFIF/COSCRESRESETNC1418EFIF/CRDYRES8284AOSCREADYRESETX1X21716500125222110198READYRESETCLKOSC外 界11500图图2.6 8284A的引脚功能及其与的引脚功能及其与8086/8088的连接的连接 CPU33q地址锁存器及其与地址锁存器及其与CPUCPU的连接：地址锁存器可使用的连接：地址锁存器可使用82828282、82838283或或7474LS244LS244、74LS27374LS273、74LS37374LS373等，它们的内部逻辑及

48、等，它们的内部逻辑及引脚特性如图引脚特性如图2.72.7所示。与所示。与8086/80888086/8088的连接见最大、最小的连接见最大、最小模式模式CPUCPU系统结构图。系统结构图。 图图2.7 8282、8283、74LS244的内部逻辑及引脚特性的内部逻辑及引脚特性 74LS24482821G1191Y11Y21Y31Y42Y12Y22Y32Y42G2468111315171816141297531234567811 102091918171615141312CLKQDDQCLK1213141516171819920101187654321OESTB8283DI1DO1DO3DO2D

49、O4DO5DO6DO7OEGNDVccSTB7DO6DO5DO4DO2DO3DO1DOVccGND1A21A31A42A12A22A32A41A1DI7DI6DI5DI4DI3DI2DI1DL0DO0DI7DI6DI5DI4DI3DI2DI0DO034q数据总线收数据总线收/ /发器及其与发器及其与CPUCPU的连接的连接 ：数据总线收：数据总线收/ /发器可使用发器可使用82868286、82878287（或（或7474LS245LS245），），它们的内部逻辑及引脚特性如图它们的内部逻辑及引脚特性如图2.82.8所示。与所示。与8086/80888086/8088的连接见最大、最小模式的连

50、接见最大、最小模式CPUCPU系统结构图。系统结构图。 图图2.8 8286、8287的内部逻辑及引脚特性的内部逻辑及引脚特性 01234567012345670123456701234567352.2.4 8086/80882.2.4 8086/8088的最大模式的最大模式 1、8086/8088最大模式的典型配置最大模式的典型配置 MN/MX引脚引脚接低电平（或直接接地）时，系统工接低电平（或直接接地）时，系统工作于最大模式，作于最大模式， 即多处理器模式，适用于中、大即多处理器模式，适用于中、大型规模的应用。型规模的应用。 其中其中8288为总线控制器。为总线控制器。工作原理说明：工作原

51、理说明： 最小模式和最大模式的主要区别在于控制信号的产最小模式和最大模式的主要区别在于控制信号的产生，最小模式下的控制信号是由生，最小模式下的控制信号是由CPUCPU直接产生的，直接产生的，而在最大模式，控制信号由总线控制器而在最大模式，控制信号由总线控制器82888288产生。产生。 引脚上，第引脚上，第2424第第3131（80888088还有第还有第3434）引脚的功能）引脚的功能在两种模式下是不同的。在两种模式下是不同的。 36图图2.9 8086最大模式的典型系统结构最大模式的典型系统结构 372、多处理器系统多处理器系统 8086/8088的最大模式系统通常为多处理器系统，其中必有

52、一的最大模式系统通常为多处理器系统，其中必有一个主处理器个主处理器8086或或8088，其余为协处理器。常用的，其余为协处理器。常用的8086/8088系系列协处理器有数值协处理器列协处理器有数值协处理器8087和输入和输入/输出协处理器输出协处理器8089。 （）DOOEDO数据总线地址总线命令信号总线仲裁信号图图2.10 典型多处理器系统结构典型多处理器系统结构 383、总线控制器、协处理器及其与总线控制器、协处理器及其与8086/80888086/8088的连接的连接 8288是是20引脚的引脚的DIP芯片，采用芯片，采用TTL工艺。工艺。图图2.11 8288 8288的内部结构与外部

53、引脚的内部结构与外部引脚 S0S1S2CLKAENCENMRDCMWTCAMWCIORCAIOWCINTADT/RDENMCE/PDENALE多 总 线命 令 信 号总 线 控制 信 号控 制信 号发 生 器发 生 器命 令信 号状 态译 码 器控 制逻 辑 GND状 态 信 号控 制输 入IOBI OWC39 8288的引脚信号分为三组：一组为输入状态和控制信的引脚信号分为三组：一组为输入状态和控制信号，二组为命令输出信号，三组为输出的总线控制信号。号，二组为命令输出信号，三组为输出的总线控制信号。现分别介绍如下。现分别介绍如下。 S S2 2、S S1 1、S S0 0：总线周期状态，输入

54、，来自总线周期状态，输入，来自CPU。CLK：时钟信号，输入，来自时钟信号，输入，来自8284A。 AEN：总线允许信号，输入，来自总线仲裁逻辑。：总线允许信号，输入，来自总线仲裁逻辑。 CEN：控制信号允许，输入，来自总线仲裁逻辑。控制信号允许，输入，来自总线仲裁逻辑。 IOB：总线方式控制端，输入，来自外部硬件。总线方式控制端，输入，来自外部硬件。ALE：地址锁存信号，输出，去锁存器。地址锁存信号，输出，去锁存器。 MCE/PDEN:MCE/PDEN:总线主模块总线主模块/局部总线允许控制信号，输出，去系统其它部件。局部总线允许控制信号，输出，去系统其它部件。 DEN：数据允许信号，输出，

55、去数据总线收数据允许信号，输出，去数据总线收/发器。发器。 DT/RDT/R：数据收数据收/发控制信号，输出，去数据总线收发控制信号，输出，去数据总线收/发器。发器。 INTAINTA：中断响应信号，输出，去中断控制器。中断响应信号，输出，去中断控制器。 40AIOWCAIOWC：I/OI/O端口提前写信号，输出，去端口提前写信号，输出，去I/OI/O接口。接口。 IOWC:I/OIOWC:I/O端口写信号，输出，去端口写信号，输出，去I/OI/O接口。接口。 IORC：I/OI/O端口读信号，输出，去端口读信号，输出，去I/OI/O接口。接口。 AMTCAMTC：存储器提前写信号，输出，去存

56、储器。存储器提前写信号，输出，去存储器。 MWTCMWTC：存储器写信号，输出，去存储器。存储器写信号，输出，去存储器。 MRDCMRDC：存储器读信号，输出，去存储器。存储器读信号，输出，去存储器。 8288与与8086的连接关系见的连接关系见8086/8088最大模式典型系统结构图。最大模式典型系统结构图。8087引脚图见图引脚图见图2.12，它们在，它们在8086系统中的连接见图系统中的连接见图1.10。 41123456789101112131415161718192040393837363534333231302928272625242322218087NPXGNDAD14NCGND

57、CLKREADYRESETQS0QS1BUSYS2S1S0RQ/GT0NSNCA19/S6RQ/TG1INTVCC(5V)AD13AD11AD12AD8AD7AD9AD10AD2AD1NCAD0AD4AD3AD5AD6A18/S5A17/S4A16/S3AD15BHE/S7图图2.12 8087引脚图引脚图 422.3 8086/8088的总线操作和时序的总线操作和时序 2.3.1 8086/8088总线周期的概念总线周期的概念1 1、T T状态：状态： 相邻两个脉冲之间的时间间隔，称为一个时钟周期，相邻两个脉冲之间的时间间隔，称为一个时钟周期，又称又称 T T状态状态（T T周期周期）。）。

58、每个每个T T状态包括：状态包括：下降沿下降沿、低电平、低电平、上升沿上升沿、高电平。高电平。CLKT432 2、 总线周期：总线周期： 8086/80888086/8088中一个基本的总线周期由中一个基本的总线周期由4 4个时钟周期组成，每一个时个时钟周期组成，每一个时钟周期称为一个钟周期称为一个T T状态。若存储器或外部设备跟不上状态。若存储器或外部设备跟不上CPUCPU的速度，则在的速度，则在第三个时钟周期（称为第三个时钟周期（称为T T3 3）之后插入等待状态之后插入等待状态T TW W，直到数据传送完毕，直到数据传送完毕，才退出等待状态，结束总线周期。典型的总线周期波形见图才退出等待

59、状态，结束总线周期。典型的总线周期波形见图2.132.13。图图2.13 典型的总线周期波形图典型的总线周期波形图442.3.2 8086/8088的典型操作和时序的典型操作和时序 1、系统的复位和启动操作、系统的复位和启动操作 8086/8088的复位和启动是由引脚上的的复位和启动是由引脚上的RESET信信号触发的，触发时要求该信号至少维持号触发的，触发时要求该信号至少维持4个时钟周期个时钟周期的高电平，如果是上电复位，则要求该信号至少维的高电平，如果是上电复位，则要求该信号至少维持持50s的高电平。无论何时，只要的高电平。无论何时，只要RESET一进入高一进入高电平，电平，8086/808

60、8 CPU就会结束现行操作，开始复位，就会结束现行操作，开始复位，并且，只要并且，只要RESET停留在高电平状态，停留在高电平状态，CPU就维持就维持在复位状态。复位时，各内部寄存器被设置为如下在复位状态。复位时，各内部寄存器被设置为如下初值：初值：见下页见下页 45 表表2.8 复位时各内部寄存器的初值复位时各内部寄存器的初值寄存器名称初值标志寄存器（PSW）清零指令指针（IP）0000HCS寄存器FFFFHDS寄存器0000HSS寄存器0000HES寄存器0000H其它寄存器0000H指令队列空 46 复位时，代码段寄存器复位时，代码段寄存器CS和指令指针和指令指针IP的值分别被初始化成的