《电工与电子技术》第9章组合逻辑电路

1、 电 工 教 研 室 北北 京京 理理 工工 大大 学学 信息科学技术学院信息科学技术学院电工和电子技术电工和电子技术 数字电路分为两类：组合逻辑电路和时序逻辑数字电路分为两类：组合逻辑电路和时序逻辑电路。电路。组合逻辑电路的特点是不具有记忆功能，即组合逻辑电路的特点是不具有记忆功能，即输出变量的状态只取决于该时刻输入变量的状态，输出变量的状态只取决于该时刻输入变量的状态，而与电路原来的输出状态无关。而与电路原来的输出状态无关。 数字电路是研究输出变量与输入变量之间的逻辑关系。数字电路是研究输出变量与输入变量之间的逻辑关系。这种关系用逻辑函数表示，所以又将数字电路称为逻辑电路。这种关系用逻辑函

2、数表示，所以又将数字电路称为逻辑电路。 与、或、非是逻辑代数中三种最基本的逻辑关系。与、或、与、或、非是逻辑代数中三种最基本的逻辑关系。与、或、非的逻辑关系也可以称为逻辑运算或逻辑函数。非的逻辑关系也可以称为逻辑运算或逻辑函数。 若决定某一事件的所有条件都满足这个事件才发生，若决定某一事件的所有条件都满足这个事件才发生，这种逻辑关系称为与逻辑关系或称与运算。这种逻辑关系称为与逻辑关系或称与运算。 右图中，只有开关右图中，只有开关A和开关和开关B同时闭合时（条件），灯同时闭合时（条件），灯Y才亮（结果）。可见灯亮事才亮（结果）。可见灯亮事件与开关件与开关A、B的关系是的关系是与与逻辑关系逻辑关系

3、。EABY设开关闭合用设开关闭合用“1”表示，断表示，断开用开用“0”表示；灯亮用表示；灯亮用“1”表示，灯暗用表示，灯暗用“0”表示，则表示，则与逻辑关系的表达式为与逻辑关系的表达式为 Y=AB。此式表示输出。此式表示输出Y与输与输入入 A、B之间为之间为与运算与运算，也称，也称逻辑乘逻辑乘。ABY&与逻辑符号与逻辑符号ABY000001100111与逻辑真值表与逻辑真值表 表示逻辑关系的状态表称为表示逻辑关系的状态表称为真值表真值表 若决定某一事件的各个条件中，只要有一个满足，若决定某一事件的各个条件中，只要有一个满足，这个事件就发生，这种逻辑关系称为或逻辑关系，这个事件就发生，这种逻辑关

4、系称为或逻辑关系，也称或运算。也称或运算。EABY右图中，当开关右图中，当开关A闭合、闭合、开关开关B闭合，或开关闭合，或开关A、B均闭合，都使灯亮的事件均闭合，都使灯亮的事件发生。发生。灯亮与开关的关系为灯亮与开关的关系为或逻或逻辑关系辑关系，可用逻辑表达式，可用逻辑表达式 Y = A+B表示，输出表示，输出Y与输与输入入A、B之间为之间为或运算或运算，也，也称称逻辑加逻辑加。 ABY001011100111或逻辑真值表或逻辑真值表 ABY或逻辑符号或逻辑符号 1上述两种基本运算也可以推广到多输入变量的情况，上述两种基本运算也可以推广到多输入变量的情况，例如：例如：Y = A BCD，Y =

5、 A+B+C等等。等等。 若某事件的发生，取决若某事件的发生，取决于条件的否定，即条件满于条件的否定，即条件满足事件不发生，条件不满足事件不发生，条件不满足事件发生。这种逻辑关足事件发生。这种逻辑关系称为逻辑非。系称为逻辑非。 REAY右图中，当开关右图中，当开关A闭合时灯闭合时灯灭，而开关灭，而开关A打开时灯亮。打开时灯亮。 非逻辑关系的表达式可写非逻辑关系的表达式可写为为AY A1Y非逻辑符号非逻辑符号AY0011非逻辑真值表非逻辑真值表 任何复杂的逻辑关系都可由三种基本逻辑关系任何复杂的逻辑关系都可由三种基本逻辑关系组合而成，常用的逻辑关系有与非、或非、与或非、组合而成，常用的逻辑关系有

6、与非、或非、与或非、异或、同或等等。异或、同或等等。 名称名称逻辑表达式逻辑表达式逻辑符号逻辑符号功能说明功能说明与门与门Y=AB输入全输入全1，输出为，输出为1输入有输入有0，输出为，输出为0 或门或门Y=A+B输入有输入有1，输出为，输出为1输入全输入全0，输出为，输出为0非门非门输入为输入为1，输出为，输出为0输入为输入为0，输出为，输出为1表表9.1.4 常用逻辑关系及其门电路符号常用逻辑关系及其门电路符号 &ABY11ABYAY 1AY 名称名称逻辑表达式逻辑表达式逻辑符号逻辑符号功能说明功能说明与非门与非门输入有输入有0，输出为，输出为1输入全输入全1，输出为，输出为0 或非门或非

7、门输入有输入有1，输出为，输出为0输入全输入全0，输出为，输出为1异或门异或门输入相异，输出为输入相异，输出为1输入相同，输出为输入相同，输出为0同或门同或门 =AB 输入相同，输出为输入相同，输出为1输入相异，输出为输入相异，输出为0与或非门与或非门相与有相与有1，输出为，输出为0相与全相与全0 ，输出为，输出为1BAY BAY &ABY11ABYBABABAY =1=1ABYABBAY = =ABY&ABY11CDDCBAY 续表续表 实现某种逻辑运算的电路称为门电路实现某种逻辑运算的电路称为门电路 。 门电路有很多不同的种类。按使用元器件可分为二极管门电路有很多不同的种类。按使用元器件可

8、分为二极管-晶体管逻辑（晶体管逻辑（DTL）门电路、晶体管）门电路、晶体管-晶体管逻辑（晶体管逻辑（TTL）门）门电路和互补型绝缘栅场效应管（电路和互补型绝缘栅场效应管（CMOS）门电路。按功能可分）门电路。按功能可分为与门、或门、非门、与非门、或非门、异或门等；按制造为与门、或门、非门、与非门、或非门、异或门等；按制造方法可分为分立元件门电路和集成门电路。方法可分为分立元件门电路和集成门电路。 分析逻辑电路时只用两种相反的工作状态，并用分析逻辑电路时只用两种相反的工作状态，并用1或或0表示。表示。 正逻辑系统正逻辑系统 ：高电平用：高电平用1表示，低电平用表示，低电平用0表示。表示。 负逻辑

9、系统负逻辑系统 ：高电平用：高电平用0表示，低电平用表示，低电平用1表示。表示。本书中使用通常惯用的正逻辑。本书中使用通常惯用的正逻辑。 +12VABDADBYR 下图是由二极管（锗管）构成的与门，图中下图是由二极管（锗管）构成的与门，图中VA、VB为输入信为输入信号，号，VY为输出信号，它们只可能有两种取值，高电平或低电平。为输出信号，它们只可能有两种取值，高电平或低电平。一般高电平的取值为一般高电平的取值为UH3V，低电平的取值为，低电平的取值为UL0.3V。 （1）当）当VA = 0V，VB = 3V时，时，DA优先导通。锗管导通后管压降优先导通。锗管导通后管压降为为0.3V，所以，所以

10、VY = 0.3V。此时，。此时，DB因反偏而截止。因反偏而截止。（2）当）当VA = VB = 3V时，时，DA、DB均导通，均导通，VY = 3.3V。结论：结论：A、B两个输入端中，至少有一个为两个输入端中，至少有一个为0（低电平）时，（低电平）时，输出端输出端Y = 0。输入端。输入端A、B均为均为1（高电平）时，输出才是（高电平）时，输出才是Y = 1。因而实现了与门的。因而实现了与门的“有有0出出0，全，全1出出1”的逻辑功能。的逻辑功能。 与门工作波形与门工作波形AYBDA 12VYABDBR当当VA=3.3V，VB= 0V时，时，DA优先导通，优先导通，VY =3V，DB因反偏

11、因反偏而截止。而截止。下图是由二极管（锗管）构成的或门，当下图是由二极管（锗管）构成的或门，当VA = VB = 0.3V时，时，DA、DB均导通，均导通，VY = 0V。 结论：结论： A、B两个输入端中至少有一个为两个输入端中至少有一个为1时，输出时，输出Y = 1。A、B均为均为0时，时，Y = 0。从而实现了或门。从而实现了或门“有有1出出1，全，全0出出0”的的逻辑功能，逻辑功能， 或门工作波形或门工作波形AYB 下图是三极管非门（反相器）。当下图是三极管非门（反相器）。当VA=3V时，时，T饱饱和导通，和导通，VY=UCES = 0.3V，即，即Y=0； 当当VA= 0V时，时，T

12、截止，截止，IB、IC均为零，输出为高电平，均为零，输出为高电平，二极管二极管D导通，将输出钳导通，将输出钳位在位在VY =3.3V，即，即Y=1。 IBIC+UCCRC+UCE-UBBRB2RB1AY+3VDT非门工作波形非门工作波形AY+UCCRCUBBRB2RB1Y+3VDABCDADBDCRTC下图是由二极管与门和三极管非门组成的与非门电路，下图是由二极管与门和三极管非门组成的与非门电路，图中虚线左边为与门，右边为非门。电容图中虚线左边为与门，右边为非门。电容C的作用是，的作用是，改善波形的前、后沿使其更加陡峭。输出改善波形的前、后沿使其更加陡峭。输出Y与输入与输入A、B、C的逻辑关系

13、为的逻辑关系为CBAY BCAY与非门工作波形与非门工作波形 目前国产的目前国产的TTL电路共有五个系列：电路共有五个系列：T1000、CT2000、CT3000、CT4000和和CT000，CT000又分为又分为中速系列和高速系列。中速系列和高速系列。 CT1000系列是标准系列是标准TTL系列，相当于国际系列，相当于国际SN54/74系列。系列。CT2000系列是高速系列是高速TTL系列，相当于国际系列，相当于国际SN54H/74H系列。这两个系列都是采用晶体管过驱动基系列。这两个系列都是采用晶体管过驱动基极电流，以使晶体管工作于深度饱和区，从而增加了电极电流，以使晶体管工作于深度饱和区，

14、从而增加了电路从饱和到截止的时间，延长了平均延迟时间路从饱和到截止的时间，延长了平均延迟时间tpd。 CT3000系列是肖特基系列是肖特基TTL系列，相当于国际系列，相当于国际SN54S/74S系列。系列。CT4000系列是低功耗肖特基系列是低功耗肖特基TTL系列，系列，相当于国际相当于国际SN54LS/74LS系列。系列。 +5VABCT1R1R2T2T3T4T5R3R5R4YT1等效电路等效电路+5VA B C R1C1B1多发射极晶体管多发射极晶体管TTL与非门由与非门由5个晶体管和个晶体管和5个电阻构成。个电阻构成。T1为多发射极晶体为多发射极晶体管，在电路中起着与门的作用。管，在电路

15、中起着与门的作用。B1C1 +5VABCT1R1R2T2T3T4T5R3R5R4YRL拉电流拉电流VB1=1VuY=3.6V+5VA B C R1C1B1 当输入端至少有一个当输入端至少有一个0时，设时，设: VA= 0.3V ，PN结导结导通电压为通电压为0.7V， 则则T1基极基极 电位电位VB1= 0.3+0.7= 1VVY= UCC IB3R2UBE3 UBE4 5 0.7 0.7= 3.6VT2 、T5 截止截止, ,T3、 T4导通导通, ,即输出即输出Y= 1B1+5VABCT1R1R2T2T3T4T5R3R5R4Y灌电流灌电流T1R1+VccVB1=2.1VVC2=1VuY=0

16、.3V+5VA B C R1C1B1 当输入端全接高电平时，设当输入端全接高电平时，设 VA=VB=VC=3.6V ，只要，只要VB1 =2.1V，即可满足，即可满足T2 、T5导通的条件，故导通的条件，故T2 、T5饱饱和导通。因此和导通。因此VY=0.3V,即输出即输出Y=0。在在T1管基极，管基极，VB1被钳位在被钳位在2.1V，所以，所以T1的三个发射结均截止。的三个发射结均截止。T2的集电极电位的集电极电位VC2 = UCE2 +UBE5 = 0.3 + 0.7 = 1V 使使T3导通，导通，T4截止，与电源截止，与电源UCC断开。若负载是其它断开。若负载是其它门电路，此时负载门的电

17、流全部流入门电路，此时负载门的电流全部流入T5的集电极，这的集电极，这种电流称为灌电流。种电流称为灌电流。 由以上分析可知：由以上分析可知： 当输入端当输入端A、B、C均为高电平时，输出端均为高电平时，输出端Y为低电平。为低电平。当输入端当输入端A、B、C中只要有一个为低电平，输出端中只要有一个为低电平，输出端Y就就为高电平为高电平,正好符合与非逻辑关系。正好符合与非逻辑关系。 与非门输入电压与输出与非门输入电压与输出电压的关系用电压传输特性来电压的关系用电压传输特性来描述，即描述，即 Uo = f（Ui） 它表示输入由低电平变化至高它表示输入由低电平变化至高电平时，输出电平的相应变化。电平时

18、，输出电平的相应变化。&1V+Ui+UO Uo Ui UOHUOL0abcdTTL与非门的电压传输特性与非门的电压传输特性在特性曲线上，当输入电压在特性曲线上，当输入电压Ui从零从零逐渐增大时，如图中的逐渐增大时，如图中的ab段，段，T5处处于截止状态，输出电压于截止状态，输出电压Uo保持不变保持不变为为UOH。当。当Ui增加到某一数值时，增加到某一数值时，Uo逐渐下降。逐渐下降。Ui继续增加时，继续增加时，Uo急急剧下降至剧下降至UOL，如图中的，如图中的bc段，段，T5从截止经放大至饱和，称为转折区。从截止经放大至饱和，称为转折区。由于在这一区域中，由于在这一区域中，Uo既非高电平既非高电

19、平1，也非低电平，也非低电平0，所以也称为不确，所以也称为不确定区。在定区。在cd段，段，Ui再增加时，再增加时，T5处处于饱和状态，于饱和状态，Uo保持保持UOL不变。不变。 Uo Ui UOHUOLUOFFUTUIH0 UIL UNLUNHabcdTTL与非门的电压传输特性与非门的电压传输特性（1）输出高电平）输出高电平UOH和低电平和低电平UOL一般要求一般要求UOH2.7V，UOL0.35V。 （2）开门电平）开门电平UON和关门电平和关门电平UOFF典型产品规定典型产品规定UON 1.8V。 UOFF0.8V。 （3）噪声容限）噪声容限(或抗干扰容限或抗干扰容限)电压电压 高电平噪声

20、容限电压高电平噪声容限电压UNH = UIH UON 低电平噪声容限电压低电平噪声容限电压UNL = UOFF UIL UON（4）阈值电压）阈值电压UT（5）扇出系数）扇出系数No （6）平均传输延迟时间）平均传输延迟时间tpd50%tpd250%tpd1输出输出输入输入平均延迟时间的定义平均延迟时间的定义)(21pd2tp1pdttttpd是表示门电路开关速度的是表示门电路开关速度的参数参数, tpd数值越小，其工作数值越小，其工作速度越高。典型产品规定速度越高。典型产品规定tpd40ns。 （a）Y&1AB&（b）BAY&（c）BAY将闲置端接高电平将闲置端接高电平1 将闲置端与使将闲置

21、端与使用联用联 将闲置端悬空，等效将闲置端悬空，等效于接无穷大的电阻，于接无穷大的电阻，相当于接高电平。相当于接高电平。 门电路的控制作用门电路的控制作用ABY（b）&ABY（a） 将输入端将输入端A作为控制端，作为控制端，在输入端在输入端B加入脉冲序列，由加入脉冲序列，由输出端输出端Y的波形可见，只有当的波形可见，只有当A=1时，输入信号时，输入信号B才能通过才能通过与非门到达输出端与非门到达输出端,即与非门控即与非门控制端加高电平时，门电路被开制端加高电平时，门电路被开启，加低电平时，门电路被封启，加低电平时，门电路被封锁。锁。 三态门有三种输出状态：高电平、低电平和高阻状态。三态门有三种

22、输出状态：高电平、低电平和高阻状态。 它是在普通与非门的基础上，增加控制端它是在普通与非门的基础上，增加控制端E和控制二极管和控制二极管D而构成。图中而构成。图中A、B为数据输入端，为数据输入端，E（Enable）为使能输入）为使能输入端。端。+5VABT1R1R2T2T3T4T5R3R5R4YEDE=1时，时， D截止截止，TSL门的输出状态完全取决于输入门的输出状态完全取决于输入端端A、B，和一般与非门并无差别，即实现，和一般与非门并无差别，即实现 的逻辑功能。这种状态称为三态门的正常工作状态，的逻辑功能。这种状态称为三态门的正常工作状态，或称有效状态。或称有效状态。 BAY +5VABT

23、1R1R2T2T3T4T5R3R5R4YEVB1=1VE=0时时， VB1=1V， T2 、T5截止；截止；二极管二极管D导通，使导通，使VB3=1V，T4截止，截止，输出端被悬空，处于输出端被悬空，处于高阻状态。这就是三态门的第高阻状态。这就是三态门的第三个状态，或称禁止态。三个状态，或称禁止态。VB3=1VDABY&E控制端高电平有效控制端高电平有效的三态门逻辑符号的三态门逻辑符号 +5VABT1R1R2T2T3T4T5R3R5R4YD1E控制端控制端(使能端使能端)低电平有效的三态与非门低电平有效的三态与非门BAY,E 0为高阻态为高阻态时时 Y,E1 EABY&E控制端低电平有效控制端

24、低电平有效的三态门逻辑符号的三态门逻辑符号 三态门的一个重要用途是向总线上分时传送数据。三态门的一个重要用途是向总线上分时传送数据。总总线线Y&A0B0E0&A1B1E1&AnBnEnG0G1Gn 右图是单向数据传送电路，右图是单向数据传送电路，当使当使能端能端E E0 0=1=1，而，而E E1 1 E En n均为均为0 0时，总线时，总线Y Y上收到上收到G G0 0门传送的数据即门传送的数据即 。此时，此时，G G1 1 G Gn n门的输出均为高阻态。门的输出均为高阻态。若令使能端若令使能端E E0 0 E En n依次为依次为1 1，则门，则门G G0 0 G Gn n的数据依次按

25、与非关系送到总线的数据依次按与非关系送到总线Y Y上。上。 00BAY 使用多个三态门与总线交换数据使用多个三态门与总线交换数据时，不允许有时，不允许有2个和个和2个以上门的使个以上门的使能端同时有效。能端同时有效。 下图是由三态非门构成的双向数据传输的电路下图是由三态非门构成的双向数据传输的电路 总总线线YG1D01ED11G00DY YD 1当当E =1时，时，G0工作，工作，G1为高为高阻态：数据阻态：数据D0经三态门经三态门G0取取反 后 送 到 总 线反 后 送 到 总 线 Y 上 ，上 ，即即 。当。当E = 0时，三态时，三态门门G1工作，工作，G0为高阻态：总为高阻态：总线线Y

26、上的数据经非门上的数据经非门G1取反取反后送到其输出端，即后送到其输出端，即 。0DY YD 1 下图是集电极开路与非门的电路和逻辑符号下图是集电极开路与非门的电路和逻辑符号Y&ABCR+U+5VR1YT5R3R2ABCT2T1(a) 内部电路结构内部电路结构(b) 逻辑符号逻辑符号它与典型与非门电路的它与典型与非门电路的差别在于去掉了由差别在于去掉了由T3、T4组成的复合管，而且组成的复合管，而且T5的集电极是开路的。的集电极是开路的。在使用时必须外接电阻在使用时必须外接电阻R和外接电源和外接电源+U。只要。只要R和和U的数值合适，就可保的数值合适，就可保证证OC门输出具有合适的门输出具有合

27、适的高低电平和负载电流。高低电平和负载电流。几个几个OC门的输出端可以直接连在一起，实现线与的门的输出端可以直接连在一起，实现线与的功能。所谓功能。所谓“线与线与”是实现几个门电路输出端相与的是实现几个门电路输出端相与的功能。即功能。即Y =Y0 Y1 Yn。 BY0&ADY1&C+URY右图为两个右图为两个OC与非门线与的情况。其输出为与非门线与的情况。其输出为CDABCDABYYY 21 利用利用OC门必须外接电阻门必须外接电阻R和和电源电源U的特点，可用的特点，可用OC门直接驱门直接驱动小电流负载。动小电流负载。 集电极开路结构还可以用于集电极开路结构还可以用于制作驱动高电压、大电流负载

28、的制作驱动高电压、大电流负载的门电路。例如：驱动发光二极管门电路。例如：驱动发光二极管LED等显示器件或直流等显示器件或直流12V 24V的继电器等。的继电器等。 需要指出的是，普通的需要指出的是，普通的TTL门电路的输出端门电路的输出端不允许直接相连。不允许直接相连。 例如：例如：7400为四二输入与非门，在一片组件内集成为四二输入与非门，在一片组件内集成了四个二输入端与非门。了四个二输入端与非门。7410为三三输入与非门，为三三输入与非门，7420为双四输入与非门等。为双四输入与非门等。 7400 与非门外引线排列图与非门外引线排列图123456714 13 12 11 10 9 8UCC

29、 4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y 地地&123456714 13 12 11 10 9 8UCC 2D 2C N 2B 2A 2Y1A 1B N 1C 1D 1Y 地地&7420与非门外引线排列图与非门外引线排列图 TTL集成门电路组件，是在同一芯片上制作若集成门电路组件，是在同一芯片上制作若干个门电路。干个门电路。 在大规模和超大规模集成电路中，在大规模和超大规模集成电路中，CMOS型电路具有制型电路具有制造工艺简单，成品合格率高、集成度高等特点，且具有功耗造工艺简单，成品合格率高、集成度高等特点，且具有功耗极低，抗干扰能力强等优点，。它的主要缺点是工作

30、速度较极低，抗干扰能力强等优点，。它的主要缺点是工作速度较低，但现在的产品性能已有较大改善。低，但现在的产品性能已有较大改善。 CMOS门即互补型（门即互补型（Complementary）MOS门电路。门电路。它由两种不同类型的单极型晶体管组合而成。它由两种不同类型的单极型晶体管组合而成。PMOS管作管作为负载管，为负载管，NMOS管作为驱动管。管作为驱动管。 CMOS非门是非门是CMOS集成电路的基本单元电路。它由一个集成电路的基本单元电路。它由一个P沟道增强型沟道增强型MOS管管TP和一个和一个N沟道增强型沟道增强型MOS管管TN串联组串联组成。成。PMOS管的衬底和源极连在一起接电源管的

31、衬底和源极连在一起接电源+UDD，NMOS管的衬底和源极连在一起接地，两个栅极相连作为非门的管的衬底和源极连在一起接地，两个栅极相连作为非门的输入端输入端A，两个漏极相连引出输出端，两个漏极相连引出输出端Y。 AYTP+UDDTNGGDSSD 当当A =1（高电平约为（高电平约为UDD）时，驱动管时，驱动管TN的栅源电压大于的栅源电压大于其开启电压其开启电压UGSUDD UGS(th)，TN导通，其漏源电压导通，其漏源电压UDS0，而，而负载管负载管TP的栅源电压的栅源电压UGS0 |UGS (th)|，TP截止，故输出为低截止，故输出为低电平，即电平，即Y = 0（低电平约为（低电平约为0V

32、）。）。 当当A = 0，TN管的管的UGS0 |UGS (th)|，TP导通，故输出为高电平，即导通，故输出为高电平，即Y = 1。由以上分析可看出，电路具有非门的功能，它将输由以上分析可看出，电路具有非门的功能，它将输入电平反相后送出，实现了入电平反相后送出，实现了AY （1）静态功耗极低。由于静态功耗极低。由于CMOS非门在工作过程中非门在工作过程中只有一个管子导通，另一个管子截止。静态电流极其只有一个管子导通，另一个管子截止。静态电流极其微小，为微小，为nA量级，所以静态功耗仅为几十量级，所以静态功耗仅为几十nW。（2）抗干扰能力强。阈值电压）抗干扰能力强。阈值电压UTUDD/2，UN

33、L和和UNH均较大，且近似相等，当均较大，且近似相等，当UDD增大时，抗干扰能力增增大时，抗干扰能力增强。强。 （3）电源利用率高。）电源利用率高。UOHUDD，允许电源有一个，允许电源有一个较宽的选择范围（较宽的选择范围（+3 +18V）。）。 （4）输入阻抗高，带负载能力强。扇出系数）输入阻抗高，带负载能力强。扇出系数N0约达约达50，比，比TTL门的门的N0高很多。高很多。 其它的其它的CMOS电路也具有以上特点。电路也具有以上特点。 ABT4T3T1T2+UDDYCMOS与非门与非门 当两个输入信号均为高电平当两个输入信号均为高电平时，时，A = B = 1，则，则T1、T2导通，导通

34、，T3、T4截止，输出为低电平，即截止，输出为低电平，即Y = 0。 可见该电路实现了与非门的功能可见该电路实现了与非门的功能ABY 在在CMOS非门的基础上再非门的基础上再加入一个加入一个TP和和TN。两个。两个P沟道沟道MOS管并联，两个管并联，两个N沟道沟道MOS管串联。当输入信号管串联。当输入信号A、B中至中至少有一个为少有一个为0时，如时，如A = 0，B =1，则则T1、T4导通，导通，T2、T3截止，截止，输出为高电平，即输出为高电平，即Y = 1。1. 使用时使用时CMOS门电路的输出端不允许并联。门电路的输出端不允许并联。2. 多余输入端的处理：对多余输入端的处理：对CMOS

35、门电路，多余输入门电路，多余输入端不允许悬空，以防止静电感应造成的强电场击穿。端不允许悬空，以防止静电感应造成的强电场击穿。对与非门，可将闲置端接电源对与非门，可将闲置端接电源 +UDD；对或非门，；对或非门，可将闲置端接地。可将闲置端接地。3. 输入端加过流保护：在输入端接有大电容、低内输入端加过流保护：在输入端接有大电容、低内阻信号源，或输入端接长线时均应接入保护电阻。阻信号源，或输入端接长线时均应接入保护电阻。 4. 不同系列逻辑电路的配合不同系列逻辑电路的配合 若一个数字系统中同时采用若一个数字系统中同时采用CMOS电路与电路与TTL电电路，在二者相互连接时，应注意逻辑电平的配合及路，

36、在二者相互连接时，应注意逻辑电平的配合及驱动能力的配合问题。驱动能力的配合问题。 （1）TTL电路驱动电路驱动CMOS电路时，应考虑逻辑电电路时，应考虑逻辑电平的配合。由于平的配合。由于TTL电路与电路与CMOS电路的电源不同、电路的电源不同、高低电平不相等，可采用以下方法进行电平配合：高低电平不相等，可采用以下方法进行电平配合： 可在可在TTL门输出端接一上拉电阻，将输出高电平提门输出端接一上拉电阻，将输出高电平提高到高到UDD； 采用采用TTL OC门，仍需接一上拉电阻，与较高电源门，仍需接一上拉电阻，与较高电源电压及相应高电平相配合；电压及相应高电平相配合； 换用换用HCT（高速（高速C

37、MOS）系列产品。其电源电压）系列产品。其电源电压的取值范围为的取值范围为4.5 5.5V，器件引脚定义与，器件引脚定义与TTL器件器件相同相同 。（2）CMOS电路驱动电路驱动TTL电路时，应考虑驱动能力电路时，应考虑驱动能力的配合。的配合。 CMOS电路输出功率较小，能带动的电路输出功率较小，能带动的TTL门的个数门的个数有限，可在有限，可在CMOS电路输出端接一级电路输出端接一级CMOS驱动器，驱动器，或使用分立元件的三极管电流放大器来增加输出低或使用分立元件的三极管电流放大器来增加输出低电平时的灌电流能力。电平时的灌电流能力。表表9.2.2 TTL与与CMOS集成电路的性能比较集成电路

38、的性能比较系系 列列平均延迟平均延迟时间时间 / ns每门功耗每门功耗最高工作最高工作频率频率/MHz电源电电源电压压/V抗干扰抗干扰能力能力扇出系扇出系数数No门电路门电路基本形式基本形式TTL310222 mW351255中中512与非与非CMOS4050 nW10318强强50与非与非/或非或非 解：当解：当AB中有一个是高中有一个是高电平时，电平时，T1 与与T2中有一中有一个导通，个导通，T4 与与T3中有一中有一个截止，输出个截止，输出Y为低电平。为低电平。 当当AB都是低电平时都是低电平时,T1 与与T2同时截止同时截止,T4与与T3同时导通；输出同时导通；输出Y为高电为高电平。

39、平。BT4T3T1T2AY+UDDBAY 在数字逻辑电路的分析和设计过程中必须使用逻辑函数在数字逻辑电路的分析和设计过程中必须使用逻辑函数对电路的输入、输出关系进行描述，逻辑代数是研究逻辑关对电路的输入、输出关系进行描述，逻辑代数是研究逻辑关系的一种数学工具。本节介绍逻辑代数的基本规律、逻辑函系的一种数学工具。本节介绍逻辑代数的基本规律、逻辑函数的表示和化简方法。数的表示和化简方法。 逻辑代数所表示的是逻辑关系，不是数量关系，这逻辑代数所表示的是逻辑关系，不是数量关系，这是它与普通代数本质上的区别。是它与普通代数本质上的区别。 逻辑代数也称布尔代数，逻辑代数和普通代数一样，逻辑代数也称布尔代数

40、，逻辑代数和普通代数一样，也可以用字母表示变量。但变量的取值只有也可以用字母表示变量。但变量的取值只有“1”和和“0”两两种。这里的种。这里的1和和0不是具体的数值，而是代表两种相反的逻不是具体的数值，而是代表两种相反的逻辑状态。辑状态。 根据与、或、非三种基本运算规则，可导出逻辑运算根据与、或、非三种基本运算规则，可导出逻辑运算的基本定律。的基本定律。 表表9.3.19.3.1逻辑代数的基本定律逻辑代数的基本定律序号名 称基 本 定 律10-1律0+A=A1+A=11A=A0A=02重叠律A+A=AAA=A4交换律A+B = B+AAB =BA(A+B)+C = A+(B+C)5结合律(AB

41、) C= A(BC)6分配律A(B+C) =AB+ACA+BC = (A+B)(A+C)7吸收律3互补律1 AA0 AA原变量原变量 A+AB =A A (A+B) =A反变量反变量 BABAA混合变量吸收律CAABBCCAAB 8还原律 AA 9反演律CBAABC C B ACBA 表中所列出的基本定律均可采用真值表加以证表中所列出的基本定律均可采用真值表加以证明，对输入取值的所有组合状态，若等式两边的各明，对输入取值的所有组合状态，若等式两边的各项都相同，则等式成立。例如二输入变量反演定律项都相同，则等式成立。例如二输入变量反演定律（也称摩根定理）的证明如下表所示。当变量（也称摩根定理）的

42、证明如下表所示。当变量A、B分别取分别取0、1的四种组合时，对应的和的取值相同，的四种组合时，对应的和的取值相同，和的取值也相同，从而证明了反演定律。和的取值也相同，从而证明了反演定律。 BABA BABAA B0 00 11 01 11110111010001000利用真值表证明反演律公式利用真值表证明反演律公式 对于任意一个含有变量对于任意一个含有变量A的等式，若将所有出的等式，若将所有出现现A的位置都用一个逻辑函数的位置都用一个逻辑函数F代替，则等式仍然代替，则等式仍然成立，这个规则称为成立，这个规则称为。 例例9.3.1 在等式在等式A+AB=A中，用（中，用（C+D）代替）代替A，证

43、，证明等式仍然成立。明等式仍然成立。 在等式左边用（在等式左边用（C+D）代替）代替A，有，有(C+D)+(C+D) B = (C+D)(1+B)= C+D可见等式左右相等可见等式左右相等，证毕。，证毕。 进行逻辑运算时，不能简单套用普通代进行逻辑运算时，不能简单套用普通代数的运算规则，如：不能进行移项和约分的运算，数的运算规则，如：不能进行移项和约分的运算，因为在逻辑代数中没有减法和除法运算。因为在逻辑代数中没有减法和除法运算。 利用反演规则可方便地求得任一逻辑函数的反函数。利用反演规则可方便地求得任一逻辑函数的反函数。 此例中与、或运算的先后顺序，不要将上式此例中与、或运算的先后顺序，不要

44、将上式写成写成CBAAY )CA()BA(CABAY Y的反函数为的反函数为9.3.2 设逻辑函数设逻辑函数 ，求，求Y的反函数。的反函数。CABAY 对于任意一个函数表达式对于任意一个函数表达式Y，如果将，如果将Y中所有的中所有的“ ”换成换成“+”，“+”换成换成“ ”； “0”换成换成“1”，“1”换成换成“0”；原变量换成反变量，反变量换成原；原变量换成反变量，反变量换成原变量，那么所得到的表达式就是变量，那么所得到的表达式就是Y的反函数的反函数 。这。这个规则叫做个规则叫做。 Y例例9.3.3 设逻辑函数设逻辑函数 ，求，求Y的反函数。的反函数。 CBABAY Y的反函数为的反函数为

45、CBABAY)(：此例中：此例中 上面的上面的“非非”，运算时不能去，运算时不能去掉。掉。BABA对偶式：对任一逻辑函数对偶式：对任一逻辑函数Y，如果将如果将Y中的中的“与与”换成换成“或或”，“或或”换成换成“与与”，“0” 换成换成“1”，“1” 换成换成“0”。变量不变，得到一个逻辑函数式。变量不变，得到一个逻辑函数式Y ，Y 称为称为Y的对偶式。的对偶式。对偶规则：若两个逻辑函数相等，如对偶规则：若两个逻辑函数相等，如Y=F，则它们，则它们的对偶式也相等，即的对偶式也相等，即Y = F 。 : 逻辑函数逻辑函数Y和和F的对偶式为的对偶式为 Y =A+BC，F = (A+B) (A+C)

46、由分配律知由分配律知Y = F，由对偶规则知，由对偶规则知F = Y 。 9.3.4 逻辑函数逻辑函数 Y=A (B+C)，F=AB+AC，求它们，求它们的对偶式。的对偶式。 逻辑函数可以用五种方法来逻辑函数可以用五种方法来表示：逻辑表达式、真值表、逻辑表示：逻辑表达式、真值表、逻辑图、波形图和卡诺图。图、波形图和卡诺图。 例例9.3.5 右图表示一个楼梯照明灯右图表示一个楼梯照明灯的控制电路，它允许在不同的地的控制电路，它允许在不同的地点开灯和关灯。设计一逻辑电路点开灯和关灯。设计一逻辑电路实现这一功能。实现这一功能。220V LAB1100灯的两地控制灯的两地控制真值表真值表A BL0 0

47、0 11 01 11001解：设解：设L=1表示灯亮，表示灯亮，L=0表示灯表示灯灭。灭。A、B表示开关，取表示开关，取1表示扳向表示扳向上，取上，取0表示扳向下，可列出表示表示扳向下，可列出表示输出变量输出变量L与输入变量与输入变量A、B之间之间的逻辑关系的真值表。的逻辑关系的真值表。 由真值表中可看出，在由真值表中可看出，在A、B取值的四种组合中，只取值的四种组合中，只有第一种（有第一种（A=B=0）和第四种（）和第四种（A=B=1）才能使灯亮。）才能使灯亮。据此可写出灯亮（据此可写出灯亮（L=1）的逻辑表达式）的逻辑表达式ABBAL 真值表真值表A BL0 00 11 01 11001解

48、：设解：设L=1表示灯亮，表示灯亮，L=0表示灯表示灯灭。灭。A、B表示开关，取表示开关，取1表示扳向表示扳向上，取上，取0表示扳向下，可列出表示表示扳向下，可列出表示输出变量输出变量L与输入变量与输入变量A、B之间之间的逻辑关系的真值表。的逻辑关系的真值表。 由真值表中可看出，在由真值表中可看出，在A、B取值的四种组合中，只取值的四种组合中，只有第一种（有第一种（A=B=0）和第四种（）和第四种（A=B=1）才能使灯亮。）才能使灯亮。据此可写出灯亮（据此可写出灯亮（L=1）的逻辑表达式）的逻辑表达式ABBALBABAL上式为一个同或的逻辑关系。它既可用同或门实现（图上式为一个同或的逻辑关系。

49、它既可用同或门实现（图a）。）。同或逻辑波形图同或逻辑波形图ABL=ABL（a）=1AB1L（c）（b）ABL11&1由真值表也可以写出灯灭的逻辑表达式由真值表也可以写出灯灭的逻辑表达式再变换成再变换成BABAL上式可用异或门和非门实现（图上式可用异或门和非门实现（图c） 同或和异或互为反函数同或和异或互为反函数 也可以用与门、或门和非门实现（图也可以用与门、或门和非门实现（图b）。）。 还可以用波形图来表示同或的逻辑关系，真值表与波还可以用波形图来表示同或的逻辑关系，真值表与波形图是一一对应的关系。形图是一一对应的关系。 2. 逻辑函数的真值表是唯一的，逻辑表达式不是唯一逻辑函数的真值表是唯

50、一的，逻辑表达式不是唯一的，因而逻辑图也不是唯一的的，因而逻辑图也不是唯一的,可以有多种不同的形式可以有多种不同的形式,因此化简逻辑表达式就显得很有必要。因此化简逻辑表达式就显得很有必要。 1. 任一逻辑函数均可用真值表、逻辑表达式、逻辑图、任一逻辑函数均可用真值表、逻辑表达式、逻辑图、波形图和卡诺图表示；波形图和卡诺图表示；(卡诺图表示法将在卡诺图表示法将在9.3.3中介绍中介绍)一个逻辑函数可以有多种不同形式的表达式，一个逻辑函数可以有多种不同形式的表达式， 例如例如同或逻辑关系有同或逻辑关系有: ABBAY与或表达式与或表达式)()(BABAY或与表达式或与表达式ABBAY与非表达式与非

51、表达式 上述几种表达式中上述几种表达式中,与或表达式是最常用的。由于与或表达式是最常用的。由于与或式比较容易同其它表达式的形式相互转换，所以与或式比较容易同其它表达式的形式相互转换，所以化简逻辑函数通常化为最简的与或表达式形化简逻辑函数通常化为最简的与或表达式形 式。式。 最简与或表达式的标准是：（最简与或表达式的标准是：（1）与项的项数最少；）与项的项数最少；（2）各与项中变量个数也最少。）各与项中变量个数也最少。 利用逻辑代数的基本运算规则利用逻辑代数的基本运算规则0-1律、互补律等，律、互补律等，合并两项，可消去一个变量。合并两项，可消去一个变量。 BABAY或非表达式或非表达式与或非表

52、达式与或非表达式BABAYCBABCAABY 例例9.3.6 化简化简 例例9.3.7 证明分配律证明分配律 A+BC = (A+B)(A+C)。 =A(1+B+C)+BC=A+BCBB)AA(BAAB)CC(BAABCBABCAABY 解解:证证: 等式右边等式右边=(A+B)(A+C)=A+AB+AC+BC) 将某一项乘以将某一项乘以 展开成为两项，再与其它项展开成为两项，再与其它项合并，达到化简目的。合并，达到化简目的。 )(AA 例例9.3.8 证明混合变量吸收律证明混合变量吸收律 CAABBCCAAB BCAABCCAAB CAABBCACAB )1()1(BCAACAABBCCAA

53、B)( 证证CCBABCBAY )()(例例9.3.9 化简化简 CCCBACCBBAB CBACCAB )1(ACCBB CCBABCBAY )()(解：解： = B+C+AC =B+CBABAA CAABBCCAAB 利用原变量吸收律利用原变量吸收律 A+AB=A，反变量吸收律反变量吸收律 ，及混合变量吸收律，及混合变量吸收律消去多余项。消去多余项。利用重叠律利用重叠律A + A = A，在表达式中加入相同的项，在表达式中加入相同的项，然后分别合并化简。然后分别合并化简。 CBACBABCAY 例例9.3.10 化简化简CBACBACBABCA CBCAAACBBBCA )()(CBACB

54、ABCAY 解：解： 在对逻辑函数进行化简时，往往会同时用到以在对逻辑函数进行化简时，往往会同时用到以上几种方法。上几种方法。 CBACBAY 例例9.3.11 化简化简CBACBACBACBAY 解：解：CBACBA = =1)()()(DCBADCBADCBAY 例例9.3.12 化简化简 ： 利用对偶规则和添加项法，得利用对偶规则和添加项法，得 BCDADABCABCDY ABCDBCDADABCABCD BCDABCBCDAADDABC )()(再利用对偶规则和分配律，得再利用对偶规则和分配律，得Y = Y = ( A+B+C ) B+C+D = B+C+AD卡诺图是一种将真值表按一定

55、的编码规则排列而成卡诺图是一种将真值表按一定的编码规则排列而成的方格图。利用卡诺图，不仅可以表示逻辑函数，的方格图。利用卡诺图，不仅可以表示逻辑函数，而且可以方便、直观地化简逻辑函数，并得到最简而且可以方便、直观地化简逻辑函数，并得到最简的逻辑表达式。的逻辑表达式。 最小项是由全部输入变量组成的乘积项，每个最小项是由全部输入变量组成的乘积项，每个变量在乘积项中以原变量或反变量出现一次，变量在乘积项中以原变量或反变量出现一次，。 如：当如：当n = 2，最小项有，最小项有4个：个： ， ， ，AB。BABABA当当n = 3，最小项有，最小项有8个：个： ， ， ， ， ， ， ，ABC。CBA

56、CBACBABCACBACBACAB当当n = 4，最小项有，最小项有16个：个： ， ，ABCD。DCBADCBA若有若有n个输入变量，则有个输入变量，则有2n个最小项个最小项:以最小项取值所对应的十进制数作为其以最小项取值所对应的十进制数作为其编号。例如：编号。例如： 与与001对应，所以对应，所以 ,而而ABC = m7。CBA1mCBA 其中其中m表示最小项，下标即是最小项的编号。表示最小项，下标即是最小项的编号。 任意逻辑函数可以用最小项之和来表示，可采用配任意逻辑函数可以用最小项之和来表示，可采用配项法或列真值表的方法实现这一目的，它是该逻辑函数项法或列真值表的方法实现这一目的，它

57、是该逻辑函数唯一的标准唯一的标准“与或与或”表达式。表达式。 例例9.3.13 将逻辑函数将逻辑函数 Y=AB+BC+AC 表示成最小项之表示成最小项之和的形式。和的形式。 解：利用配项法导出解：利用配项法导出Y = AB+BC+AC)()()(CCABCBBABCAA ABCCABCBABCA )7, 6, 5, 3(7653mmmmm 最小项的个数与真值表的行数相同，因此可以最小项的个数与真值表的行数相同，因此可以将真值表内输出变量与输入变量的对应关系用卡诺将真值表内输出变量与输入变量的对应关系用卡诺图表示。图表示。 AB0101m0m3m2m1BABABAAB二变量卡诺图二变量卡诺图 C

58、BACBACBABCACBACBACABABC00 01 11 100 1m0 m1 m3 m2m4 m5 m7 m6ABC三变量卡诺图三变量卡诺图 ABCD0001111000011110m0 m1 m3 m2m4 m5 m7 m6m12 m13 m15 m14m8 m9 m11 m10四变量卡诺图四变量卡诺图 （a）n变量卡诺图有变量卡诺图有2n个小方格，个小方格，图中每一个小方格对应一个输入图中每一个小方格对应一个输入变量的最小项。变量的最小项。 （b）任意相邻的两个小方格，其）任意相邻的两个小方格，其输入变量的取值只能有一位不同，输入变量的取值只能有一位不同，且这一位不同是互为取且这一

59、位不同是互为取“反反”的，的，这一点称为逻辑相邻性，由此可以这一点称为逻辑相邻性，由此可以将卡诺图看成是一个球面的展开图。将卡诺图看成是一个球面的展开图。 卡诺图的左边和上边为输入变量的取值，内部为输出变量卡诺图的左边和上边为输入变量的取值，内部为输出变量Y与与2n个最小项相对应的取值。对某一逻辑函数来说，由于用最个最小项相对应的取值。对某一逻辑函数来说，由于用最小项表示的标准小项表示的标准“与或与或”表达式是唯一的，所以卡诺图也是表达式是唯一的，所以卡诺图也是唯一的。唯一的。 先将逻辑函数先将逻辑函数Y表示成最小项之和，再根据最小项编号找到表示成最小项之和，再根据最小项编号找到相应的小方格，

60、填入对应的输出值。相应的小方格，填入对应的输出值。 另一种方法是列出逻辑另一种方法是列出逻辑函数的真值表，再用同样方法填入卡诺图。函数的真值表，再用同样方法填入卡诺图。例例9.3.14 用卡诺图表示：逻辑函数用卡诺图表示：逻辑函数Y = AB+BC+AC。 解：由例解：由例9.3.13，已得出逻辑函数，已得出逻辑函数Y的最小项表达式为的最小项表达式为Y = AB+BC +AC)7, 6, 5, 3(7653mmmmm ABC00 01 11 100 10 0 1 00 1 1 1 利用逻辑代数中的互补律利用逻辑代数中的互补律 ，将卡诺图中逻辑，将卡诺图中逻辑相邻的两个输出为相邻的两个输出为1的