计算机原理：第四章半导体存储器2of2

1、 14.4存储器和CPU连接一、考虑的几个方面、地址分配 - 各部分存储器电路在计算机 整个存储器空间中占用的 物理地址。、速度配合、总线负载能力每部分存储器电路（芯片）有一个芯片选中控制端，由高位地址信号加必要控制信号译码产生。 内存分为ROM区和RAM区，而RAM区又分为系统区和用户区。地址连续问题：不够就加驱动器。：不够快就在CPU时序中插入 等待周期。 2内存地址空间的分配在PC机中，大部分存储区域已被系统使用或被系统保留，用户扩展存储器可选择的地址范围一般落在0C0000H 0DFFFFH范围内。当然，实际设计时，还需要考虑系统的具体配置，以及是否需要设置选择开关改变扩展存储器的地址

2、范围。 3二、片选译码 常用的片选控制译码方法有线选法、译码法（部分译码法、全译码法）等。线选法部分译码法全译码法 4（1）8KBCS（2）8KBCS（3）8KBCS（4）8KBCS1111A13A14A16A15A0A12线选结构示意图线选法 每一根地址线选通一块芯片，这种方法称为线选法。当存储器容量不大,所使用的存储芯片数量不多,而CPU寻址空间远远大于存储器容量时,可用高位地址线直接作为存储芯片的片选信号。 54个片选信号使用4根地址线，电路结构简单。缺点是： 系统必须保证A16A13不能同时为有效低电平； 同部分译码法一样，因为最高段地址信号（ A19 A17 ） 不参与译码，也存在地

3、址重叠问题；A13 A16A14 A15R/WD0 D7A0 A12 8K*8D07 8K*8D07 8K*8D07CS1 8K*8D07 6部分译码法 用高位地址中的一部分地址进行译码产生片选信号。 8KB(2)CS 8KB(1)CS 8KB(4)CS 2-4译码器A0A12A13A14Y0Y1Y3 7芯片A19 A15 A14A13A12 A0地址空间（顺序方式）000000000000000 1111111111111011011与全译码方式的唯一区别是：系统最高段地址信号（ A19A15 ）不参与片选译码，即这几位地址信号可以为任何值。共占用25组地址00000110001111111

4、0001100011000000000H 001FFFH0C0000H 0C1FFFH0F8000H 0F9FFFH造成地址空间的重叠0C2000H 0C3FFFH0C4000H 0C5FFFH0C6000H 0C7FFFH 8全译码法 用全部的高位地址进行译码产生片选信号。 8KB(2)CS 8KB(1)CS 8KB(4)CS译码器A0A12A13A19Y0Y1Y3 9芯 片A19 A15 A14A13A12A0地址空间（顺序方式）0C0000H 0C1FFFH0C2000H 0C3FFFH0C4000H 0C5FFFH0C6000H 0C7FFFH全译码方式下，系统的每一条地址线都应该参与

5、译码。设该扩展存储器占用0C0000H开始的一段连续地址空间，则可用下表表示系统地址信号与各芯片所占地址空间的关系：000000000000011111111111111100000110000111000101100011从该表中可以看出： 低位地址线A12A0应直接接在存储芯片上，寻址片内8K单元；次高位地址线A14A13译码后产生片选信号区分4个存储芯片；最高位地址线A19A15及控制信号M/(/IO)可用作片选信号有效的使能控制。 10例1 符合要求的全译码电路D0 D7A0 A12 8K*8D07 8K*8 D07 8K*8 D07CS1 8K*8 D07用门电路完成片选译码，电路结

6、构看起来比较复杂。A19 A18 A17A16 A13 A14 A15 M/IOR/W 11例2 符合要求的全译码电路用译码器代替门电路完成片选译码，电路工作稳定，结构简练。24译码器CSR/WD0 D7A0 A12A19 A18 A17A16 A13 A14 A15 M/IO 8K*8D07 8K*8D07 8K*8D07CS1 8K*8D07 12例3： 某微机系统地址总线为16位，实际存储器容量为16KB，ROM区和RAM区各占8KB。其中,ROM采用2KB的EPROM,RAM采用1KB的RAM,试设计译码电路。设计的一般步骤: 该系统的寻址空间最大为64KB，假定实际存储器占用最低16

7、KB的存储空间，即地址为0000H3FFFH。其中0000H1FFFH为EPROM区，2000H3FFFH为RAM区。 132KB2KB2KB2KB1KB1KB1KB1KB1KB1KB1KB1KB0000H2000H3FFFH4000HROM区RAM区 地址分配图 根据所采用的存储芯片容量，可画出地址分配图；地址分配表。 确定译码方法并画出相应的地址位图。 根据地址位图，可考虑用3-8译码器完成一次译码，用适当逻辑门完成二次译码。 14ROM: 0000H07FFH,0800H0FFFH,1000H17FFH,17FF1FFFH A10A0=0000000000011111111111 A12

8、A11=0011 A15A14A13=000RAM: 2000H23FFH,2400H27FFFH,.3C00H3FFFH A9A0=00000000001111111111(低位地址线：片内地址) A12A11A10=000111(次高地址线：片选译码) A15A14A13=001（最高地址线：决定存储器在系统内存中 的地址范围） 15A1174LS138ABCG2AG2BG1A12A13A14A15+5V译码器+Y4Y1Y2Y3Y0Y5Y6Y71A10 (1) (2) (3) (4) (5) (6) (7) (8) (9) (10) (11) (12)去4片EPROM去8片RAM片选控制译

9、码电路图 16 二、片选译码 译码器 例如74LS138 真值表，P213，表4.7如 CBA = 011 时，Y3 = 0， 其它都为 1。P213 图4.29 74LS138引脚和逻辑框图100 时有选中，其它时输出全1（无选中） 17P214 图4.31 IBMPC/XT 与6116的连接CPU用片选信号加读写控制信号访问存储器 A19 A18 A17 A16 A15 A14 A13 A12 = 1 0 1 0 0 0 0 0 = A0H 时 6116A被选中注意：A11未参加译码 18二、片选译码CS、CE: 芯片选中,低电平有效(常用)CPU用片选信号分片指定存储器芯片举例：P214

10、图4.31高位地址如下所列：A19A18A17A16A15A14A13A12A11 A10 .A01 0 1 0 0 0 0 0 X当A11 0时地址为A0000HA07FFH,CS0当A11 1时地址为A0800HA0FFFH ,CS00 . 01 .1 19地址重叠两个不同的地址都会选中同一个 存储器单元，这种现象称为地址重叠一片2KB的存储器电路， 占有2个2KB的地址范围。原因是A11没有参加地址译码。 203. 片选译码总结及注意事项全译码 :全部地址线都参加译码特点:物理地址和存储单元电路一一对应部分译码:部分地址线没参加译码特点:多个物理地址指向同一存储单元电路 n根地址线未参加译码，产生2n个重叠区 允许使用: 译码电路简单，地址浪费对地址译码 的分析包括两部分：片选信号的译码电路(高位地址加控制信号）存储器芯片上的地址译码(低位地址加控制） 21在多个重叠地址区中： 默认所有未参加译码的地址信号取值为0时对应