第20章 门电路和组合逻辑电路(七)

1、下一页下一页返回返回上一页上一页退出退出章目录章目录1/139下一页下一页返回返回上一页上一页退出退出章目录章目录2/139 下一页下一页返回返回上一页上一页退出退出章目录章目录3/139 下一页下一页返回返回上一页上一页退出退出章目录章目录4/139下一页下一页返回返回上一页上一页退出退出章目录章目录5/139 数制是计数进位制的简称。在数字电路中常用的数制是计数进位制的简称。在数字电路中常用的数制有十进制、二进制、八进制和十六进制。数制有十进制、二进制、八进制和十六进制。(1) 十进制十进制 各个数码处于十进制数的不同数位时各个数码处于十进制数的不同数位时, 所代表的数所代表的数值不同值不

2、同, 即不同数位有不同数位的即不同数位有不同数位的“位权位权”值。整数部值。整数部分从低位至高位每位的权依次为：分从低位至高位每位的权依次为： 100、101 、102、;小数部分从高位至低位每位的权依次为：小数部分从高位至低位每位的权依次为： 10 1 、 102 、103 、。十进制的基数。十进制的基数(底数底数)是是 10 。 如：如：(123.45) 10 =1 102+2 101+3 100+4 10 1+5 10 2 下一页下一页返回返回上一页上一页退出退出章目录章目录6/139(2) 二进制二进制 二进制有二进制有 0 和和 1 两个数码，基数是两个数码，基数是2，计数规则，计数

3、规则为为 “逢二进一逢二进一” 。 二进制数可转换为十进制数，例如：二进制数可转换为十进制数，例如： (110101.01)2 = 1 25+1 24+0 23+1 22+0 21+1 20+ 0 2-1 +1 2-2 = (53.25)10(3) 八进制八进制 八进制有八进制有 0 8 八个数码，基数是八个数码，基数是8， 。 八进制数可转换为十进制数，例如：八进制数可转换为十进制数，例如： (32.4)8 = 3 81 + 2 80 + 4 81 = (26.5)10下一页下一页返回返回上一页上一页退出退出章目录章目录7/139(4) 十六进制十六进制 十六进制有十六进制有 0 9, A(

4、10) , B(11) , C(12) ，D(13) ，E(14) ，F(15)十六个数码，基数是十六个数码，基数是16，计数规则为，计数规则为 “逢十六进一逢十六进一” 。 十六进制数可转换为十进制数，例如：十六进制数可转换为十进制数，例如： (3B.6E)16 = 3 161+ B 160 + 6 161 +14 162 (59.4)102. 十进制数转换为任意进制数十进制数转换为任意进制数(1) 十十 二进制转换二进制转换 十进制数转换为二进制数分整数和净小数两部分进十进制数转换为二进制数分整数和净小数两部分进行。行。 整数部分的转换采取除整数部分的转换采取除2取余法，直到商为零取余法，

5、直到商为零 为止。为止。例如将十进制数例如将十进制数 (27.35)10 转换成二进制数。转换成二进制数。 下一页下一页返回返回上一页上一页退出退出章目录章目录8/139 余数余数 1 (d0) 余数余数 1 (d1) 余数余数 0 (d2) 余数余数 1 (d3) 余数余数 1 (d4)2 272 132 62 32 100.35 2 = 0.7 整数整数0 (d 1) 0.7 2 = 1.4 整数整数1 (d 2) 0.4 2 = 0.8 整数整数0 (d 3) 0.8 2 = 1.6 整数整数1 (d 2) 0.6 2 = 1.2 整数整数1 (d 5) 0.2 2 = 0.4 整数整数

6、0 (d 6) (27.35)10 =(d4d3 d2d1d0.d-1d-2d-3d-4d-5d-6 ) = (11011.010110)2下一页下一页返回返回上一页上一页退出退出章目录章目录9/139例：将十进制数例：将十进制数 27.35 转换成八进制数。转换成八进制数。 (27.35)10 = (33.26)8(0 1 1 0 1 1 . 0 1 0 1 1 0 )2( 3 3 . 2 6 )8(0 0 0 1 1 0 1 1 . 0 1 0 1 1 0 0 0)2( 1 B . 5 8 )16(27.35)10 = (1B.58)16下一页下一页返回返回上一页上一页退出退出章目录章目录

7、10/139 正脉冲：正脉冲：脉冲跃变后的值比初始值高。脉冲跃变后的值比初始值高。负脉冲：负脉冲：脉冲跃变后的值比初始值低。脉冲跃变后的值比初始值低。下一页下一页返回返回上一页上一页退出退出章目录章目录11/139 所谓门就是一种开关，它能按照一定的条件去控所谓门就是一种开关，它能按照一定的条件去控制信号通过或不通过。制信号通过或不通过。 门电路的输入和输出之间存在一定的逻辑关系门电路的输入和输出之间存在一定的逻辑关系(因因果关系果关系)，所以门电路又称为，所以门电路又称为逻辑门电路逻辑门电路。 基本逻辑关系为基本逻辑关系为三种。三种。 下面通过例子说明逻辑电路的概念及下面通过例子说明逻辑电路

8、的概念及的意义。的意义。下一页下一页返回返回上一页上一页退出退出章目录章目录12/139 Y = A B0001011101 00ABYYBA下一页下一页返回返回上一页上一页退出退出章目录章目录13/139 Y = A + B000111110110ABY下一页下一页返回返回上一页上一页退出退出章目录章目录14/139101AY0下一页下一页返回返回上一页上一页退出退出章目录章目录15/139下一页下一页返回返回上一页上一页退出退出章目录章目录16/139100VUCC高电平高电平低电平低电平下一页下一页返回返回上一页上一页退出退出章目录章目录17/139 (1) 电路电路(2) 工作原理工作

9、原理输入输入A、B 全为高电平全为高电平 1 ，输出输出 Y 为为 1 。输入输入A、B 不全为不全为 1 ，输出输出 Y 为为 0 。1 000下一页下一页返回返回上一页上一页退出退出章目录章目录18/139逻辑逻辑即：有即：有 0 出出 0 ， 全全 1 出出 1 。 Y = A B下一页下一页返回返回上一页上一页退出退出章目录章目录19/139输入输入A、B全为低电平全为低电平 0 ，输出输出 Y 为为 0 。输入输入A、B有一个为有一个为 1 ，输出输出 Y 为为 1 。111000011101或或门逻辑状态表门逻辑状态表ABY输输 入入输出输出下一页下一页返回返回上一页上一页退出退出

10、章目录章目录20/139(3) 逻辑关系逻辑关系逻辑逻辑即：有即：有 1 出出 1 ， 全全 0 出出 0 。Y=A+B下一页下一页返回返回上一页上一页退出退出章目录章目录21/139(2) 逻辑表达式逻辑表达式 Y=A0101 1 010AY饱和饱和下一页下一页返回返回上一页上一页退出退出章目录章目录22/139有有 0 出出 1 ，全，全 1 出出 0 。Y = A B 与非与非逻辑状态表逻辑状态表下一页下一页返回返回上一页上一页退出退出章目录章目录23/139有有 1 出出 0 ，全，全 0 出出 1 。Y = A + B 或或非逻辑状态表非逻辑状态表下一页下一页返回返回上一页上一页退出

11、退出章目录章目录24/139&AABY1有有 0 出出 0 ，全全 1 出出 1 。有有 1 出出 1 ，全全 0 出出 0 。Y2下一页下一页返回返回上一页上一页退出退出章目录章目录25/139Y = AB +CD逻辑符号逻辑符号下一页下一页返回返回上一页上一页退出退出章目录章目录26/139(晶体管晶体管晶体管逻辑门电路晶体管逻辑门电路) TTL门电路是双极型集成电路，与分立元件相门电路是双极型集成电路，与分立元件相比比,具有速度快、可靠性高和微型化等优点具有速度快、可靠性高和微型化等优点, 目前分目前分立元件电路已被集成电路替代。下面介绍集成立元件电路已被集成电路替代。下面介绍集

12、成 与非与非门电路的工作原理、特性和参数。门电路的工作原理、特性和参数。下一页下一页返回返回上一页上一页退出退出章目录章目录27/139E2E3E1BC下一页下一页返回返回上一页上一页退出退出章目录章目录28/1394.3V钳位钳位2.1V 0 (0.3V)输入全高输入全高 1 输出为低输出为低 0 1VT1R1+UCC3.6V 1 下一页下一页返回返回上一页上一页退出退出章目录章目录29/139 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1(0.3V) 1 0 输入有低输入有低 0 输出为高输出为高 1 1V 流过流过 发射结的电流发射结的电流为正向电流为正向电流5VVY

13、 (5 0.7 0.7) V = 3.6V下一页下一页返回返回上一页上一页退出退出章目录章目录30/139Y = A B C下一页下一页返回返回上一页上一页退出退出章目录章目录31/13974LS20、74LS00引脚排列示意图引脚排列示意图下一页下一页返回返回上一页上一页退出退出章目录章目录32/139下一页下一页返回返回上一页上一页退出退出章目录章目录33/139下一页下一页返回返回上一页上一页退出退出章目录章目录34/1392 2p pd d2 2p pd d1 1p pd dttt 下一页下一页返回返回上一页上一页退出退出章目录章目录35/139 下一页下一页返回返回上一页上一页退出退

14、出章目录章目录36/139 DE 1 D控制端控制端下一页下一页返回返回上一页上一页退出退出章目录章目录37/139 0 1V1V控制端控制端下一页下一页返回返回上一页上一页退出退出章目录章目录38/139 逻辑符号逻辑符号 0 高阻高阻 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 0ABEY功能表功能表1E0EABY 下一页下一页返回返回上一页上一页退出退出章目录章目录39/139 1 0 0 A1 B1下一页下一页返回返回上一页上一页退出退出章目录章目录40/139逻辑符号逻辑符号下一页下一页返回返回上一页上一页退出退出章目录章目录41/139 1 0 0 0 0 下一页下

15、一页返回返回上一页上一页退出退出章目录章目录42/139 1 0 0 1 0下一页下一页返回返回上一页上一页退出退出章目录章目录43/13920.4.1 CMOS非非门电路门电路下一页下一页返回返回上一页上一页退出退出章目录章目录44/139T4与与T3并联并联, T1与与T2 串串联。联。 当当 A、B 都是高电平时都是高电平时,T1 与与 T2 同时导通，同时导通，T4 与与 T3 同时截止同时截止, 输出输出Y为低为低电平。电平。 当当A、B中有一个是低中有一个是低电平时，电平时，T1与与T2中有一个中有一个截止，截止，T4与与T3中有一个导中有一个导通通,输出输出 Y 为高电平。为高电

16、平。下一页下一页返回返回上一页上一页退出退出章目录章目录45/139 当当 A、B 中有一中有一个是高电平时，个是高电平时，T1 与与 T2 中有一个导通，中有一个导通，T4 与与 T3 中有一个截止，中有一个截止，输出输出 Y 为低电平。为低电平。 当当A、B都是低电都是低电平时，平时，T1 与与 T2 同时截同时截止，止，T4 与与 T3 同时导通；同时导通；输出输出 Y 为高电平。为高电平。20. 4. 3 CMOS下一页下一页返回返回上一页上一页退出退出章目录章目录46/13920.4. I II下一页下一页返回返回上一页上一页退出退出章目录章目录47/139I I 20.4. 下一页

17、下一页返回返回上一页上一页退出退出章目录章目录48/13920.4. 1 0 下一页下一页返回返回上一页上一页退出退出章目录章目录49/139下一页下一页返回返回上一页上一页退出退出章目录章目录50/139下一页下一页返回返回上一页上一页退出退出章目录章目录51/139AAAA100011AAAAAAAAAA 01AAAAABBAABBA下一页下一页返回返回上一页上一页退出退出章目录章目录52/139CBABCAAA)()(CBACBA )()(CBACBACABACBA)()()()(CABACBA)()(CABABCBCAA)(BCBCA)(1BCAA+1=1 A A=A.下一页下一页返回

18、返回上一页上一页退出退出章目录章目录53/139110011111100BABABABA列状态表证明：列状态表证明：AB0001101111100100ABBABABABA0000下一页下一页返回返回上一页上一页退出退出章目录章目录54/139BAAABA)(A+AB = ABAABABAAABBAA)(BABAA （3）（4）ABABA)(ABAAB （5）（6）下一页下一页返回返回上一页上一页退出退出章目录章目录55/139下一页下一页返回返回上一页上一页退出退出章目录章目录56/139 (下一页下一页返回返回上一页上一页退出退出章目录章目录57/139取取 Y = 1 ( 或或Y = 0

19、 ) 列逻辑式。列逻辑式。取取 Y = 1 一种组合中，输入变量之一种组合中，输入变量之间是间是与与关系。关系。 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1 对应于对应于Y = 1，下一页下一页返回返回上一页上一页退出退出章目录章目录58/139ABCCBACBACBAY 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1下一页下一页返回返回上一页上一页退出退出章目录章目录59/139下一页下一页返回返回上一页上一页退出退出章目录章目录60/139 由

20、逻辑状态表直接写出的逻辑式及由此画出由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若的逻辑图，一般比较复杂；若经过简化，则可使用经过简化，则可使用较少的逻辑门实现同样的逻辑功能。较少的逻辑门实现同样的逻辑功能。从而从而可节省器可节省器件件,降低成本，提高电路工作的可靠性。降低成本，提高电路工作的可靠性。 利用逻辑代数变换，可用不同的门电路实现利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。相同的逻辑功能。化简方法化简方法公式法公式法卡诺图法卡诺图法下一页下一页返回返回上一页上一页退出退出章目录章目录61/139(2)应用应用与非与非门构成门构成或或门电路门电路(1) 应用

21、应用与非与非门构成门构成与与门电路门电路由逻辑代数运算法则由逻辑代数运算法则ABABY由逻辑代数运算法则由逻辑代数运算法则BABABAY下一页下一页返回返回上一页上一页退出退出章目录章目录62/139AY 由逻辑代数运算法则：由逻辑代数运算法则：BABABAY下一页下一页返回返回上一页上一页退出退出章目录章目录63/139CABCBACBAABCY)()(BBCABBACCAAC ACBCAABY)(AACBCAABCBACACABABCAAB下一页下一页返回返回上一页上一页退出退出章目录章目录64/139BABAACBACBAABCYABCCBACBAABCACBC CBCBA)(CBCBA

22、CBABAABCBACBAY下一页下一页返回返回上一页上一页退出退出章目录章目录65/139化简化简DBCDCBADABABCYDBABCDCBAABCDBCDCBAABDBCDCBAB)(DCBCDABCDBCDAB)(DADBCDCBAABCBCDABCDBDBCDCAAB )(下一页下一页返回返回上一页上一页退出退出章目录章目录66/139下一页下一页返回返回上一页上一页退出退出章目录章目录67/139下一页下一页返回返回上一页上一页退出退出章目录章目录68/139下一页下一页返回返回上一页上一页退出退出章目录章目录69/139ABCCBACBACBAY下一页下一页返回返回上一页上一页退

23、出退出章目录章目录70/139解：解：ABCCABCBABCAY将将 用卡诺图表示并化简。用卡诺图表示并化简。1. 卡诺图卡诺图2. 合并最小项合并最小项3. 写出最简写出最简与或与或逻辑式逻辑式下一页下一页返回返回上一页上一页退出退出章目录章目录71/139解：解：三个圈最小项分别为三个圈最小项分别为合并最小项合并最小项ABCCBAABCBCACABABC BCACABABACBCY下一页下一页返回返回上一页上一页退出退出章目录章目录72/13900ABC100111101111解：解：CACBYAB00011110CD000111101111DBY CBABCACBACBAY(1)(2)

24、DCBADCBADCBADCBAY下一页下一页返回返回上一页上一页退出退出章目录章目录73/139解：解：DBAYAB00011110CD000111101DBDBCBAAY111111111下一页下一页返回返回上一页上一页退出退出章目录章目录74/139下一页下一页返回返回上一页上一页退出退出章目录章目录75/139确定确定下一页下一页返回返回上一页上一页退出退出章目录章目录76/139BAA BAB BA BABBAAYYY 21BABBAAY BABBAA )()(BABBAA BABA 下一页下一页返回返回上一页上一页退出退出章目录章目录77/139=A B 输入输入相同相同输出为输出

25、为 0 ，输入输入相异相异输出为输出为 1 ，称为称为异或异或逻辑逻辑关系。这种电路称异或门。关系。这种电路称异或门。BABAY 下一页下一页返回返回上一页上一页退出退出章目录章目录78/139 例例 2：某一组合逻辑电路如图所示，试某一组合逻辑电路如图所示，试分析其逻分析其逻辑功能。辑功能。 解：解：(1) 由逻辑图写逻辑表达式，并化简由逻辑图写逻辑表达式，并化简 CABCBABCAABCY )(CBAABC )(CBAABC _CBAABC 下一页下一页返回返回上一页上一页退出退出章目录章目录79/139_CBAABCY下一页下一页返回返回上一页上一页退出退出章目录章目录80/139 (1

26、) 由逻辑要求，列出逻辑状态表由逻辑要求，列出逻辑状态表 (2) 由逻辑状态表写出逻辑表达式由逻辑状态表写出逻辑表达式 (3) 简化和变换逻辑表达式简化和变换逻辑表达式(4) 画出逻辑图画出逻辑图下一页下一页返回返回上一页上一页退出退出章目录章目录81/139 例例1：设计一个三人设计一个三人 (A、B、C )表决电路。每表决电路。每人有一按键，如果赞同，按键，表示人有一按键，如果赞同，按键，表示 1 ；如不赞同，；如不赞同，不按键，表示不按键，表示 0 。表决结果用指示灯表示，多数。表决结果用指示灯表示，多数赞同赞同,灯亮为灯亮为 1 ，反之灯不亮为，反之灯不亮为 0 。解解: (1) 列逻

27、辑状态表列逻辑状态表 (2) 写出逻辑表达式写出逻辑表达式取取 Y = 1 (或或Y = 0 ) 列逻辑列逻辑式。式。 对应于对应于Y = 1，若输入变若输入变量为量为 1，则取输入变量本身则取输入变量本身 ( 如如 A ) ；若输入变量为若输入变量为 0 则取其反则取其反变量变量(如如 A )。下一页下一页返回返回上一页上一页退出退出章目录章目录82/139CBACBABABCAYC(3) 用用与非与非门构成逻辑电路门构成逻辑电路在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是与与关系。关系。各组合之间是各组合之间是或或关系。关系。ACBCBAY ACBCBAY CABCBA )

28、(BACBA CBACBACBACBACBABCA ）（CBACBAC)BACBACBABCA ()(ABC00100111101111下一页下一页返回返回上一页上一页退出退出章目录章目录83/139CABCBAY. )(BACBAY 下一页下一页返回返回上一页上一页退出退出章目录章目录84/139开工为开工为 1 ，不开工为，不开工为 0 ；G1和和 G2运行为运行为 1，不运行为，不运行为 0 。下一页下一页返回返回上一页上一页退出退出章目录章目录85/1390111 0 0 1 0 100011 0 1下一页下一页返回返回上一页上一页退出退出章目录章目录86/139ABCCABCBABC

29、AG 1ABCCBACBACBAG 2ABC00100111101111ACBCABG 1下一页下一页返回返回上一页上一页退出退出章目录章目录87/139ACBCABG 1ACBCAB ABCCBACBACBAG 2ABCCBACBACBAG 2 下一页下一页返回返回上一页上一页退出退出章目录章目录88/139下一页下一页返回返回上一页上一页退出退出章目录章目录89/13920.7 加法器加法器下一页下一页返回返回上一页上一页退出退出章目录章目录90/139下一页下一页返回返回上一页上一页退出退出章目录章目录91/139BABABASABSCABC 下一页下一页返回返回上一页上一页退出退出章目

30、录章目录92/139 全加：实现两个全加：实现两个 1 位二进制数相加，且考虑来位二进制数相加，且考虑来自低位的进位。自低位的进位。输入输入-1 表示低位来的进位表示低位来的进位 下一页下一页返回返回上一页上一页退出退出章目录章目录93/1391111 iiiiiiiiiiiiiCBACBACBACBAS1111 iiiiiiiiiiiiiCBACBACBACBAC11 iiiiiiCACBBA1 iiiCBA下一页下一页返回返回上一页上一页退出退出章目录章目录94/13911 iiiiiiiCACBBAC1i CBASiii半加器构成的全加器半加器构成的全加器下一页下一页返回返回上一页上一页

31、退出退出章目录章目录95/139 n 位二进制代码有位二进制代码有 2n 种组合种组合, 可以表示可以表示 2n 个信个信息。息。下一页下一页返回返回上一页上一页退出退出章目录章目录96/139 编码器编码器下一页下一页返回返回上一页上一页退出退出章目录章目录97/139解：解： 下一页下一页返回返回上一页上一页退出退出章目录章目录98/139下一页下一页返回返回上一页上一页退出退出章目录章目录99/139Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7. . . . . .= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. .

32、 . . . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7. . . . . . = I1 I3 I5 I7= I1 + I3+ I5 + I7下一页下一页返回返回上一页上一页退出退出章目录章目录100/1391000 0 0 0011 1下一页下一页返回返回上一页上一页退出退出章目录章目录101/139表示十进制数表示十进制数10个个编码器编码器下一页下一页返回返回上一页上一页退出退出章目录章目录102/13900011101000011110001101100000000111下一页下一页返回返回上一页上一页退出退出章目录章目录103/139Y3 = I8+

33、I9下一页下一页返回返回上一页上一页退出退出章目录章目录104/1391000000001110110100下一页下一页返回返回上一页上一页退出退出章目录章目录105/13998983.IIIIY 765476542IIIIIIIIY 763276321IIIIIIIIY 97531975310IIIIIIIIIIY 下一页下一页返回返回上一页上一页退出退出章目录章目录106/139十键十键8421码编码器的逻辑图码编码器的逻辑图下一页下一页返回返回上一页上一页退出退出章目录章目录107/139下一页下一页返回返回上一页上一页退出退出章目录章目录108/139下一页下一页返回返回上一页上一页退

34、出退出章目录章目录109/139例例: : 74LS147集成优先编码器集成优先编码器(10线线4线线)74LS147引脚图引脚图下一页下一页返回返回上一页上一页退出退出章目录章目录110/139下一页下一页返回返回上一页上一页退出退出章目录章目录111/139 下一页下一页返回返回上一页上一页退出退出章目录章目录112/139Y0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B C下一页下一页返回返回上一页上一页退出退出章目录章目录113/139 0 1 1 1 0 001000000下一页下一页返回返回上一页上一页退出退

35、出章目录章目录114/139时时，当当 0 S下一页下一页返回返回上一页上一页退出退出章目录章目录115/13900脱离总线脱离总线数据数据下一页下一页返回返回上一页上一页退出退出章目录章目录116/139下一页下一页返回返回上一页上一页退出退出章目录章目录117/13974LS译码器译码器 74LS139型译码器型译码器输出低电平有效。输出低电平有效。S = 0时译码器工作。时译码器工作。下一页下一页返回返回上一页上一页退出退出章目录章目录118/139下一页下一页返回返回上一页上一页退出退出章目录章目录119/139 由七段发光二极管构成由七段发光二极管构成gfedcba低低电电平平时时发

36、发光光高高电电平平时时发发光光共阳极接法共阳极接法共阴极接法共阴极接法下一页下一页返回返回上一页上一页退出退出章目录章目录120/13910010111111下一页下一页返回返回上一页上一页退出退出章目录章目录121/139gfedcba下一页下一页返回返回上一页上一页退出退出章目录章目录122/139七段译码器和数码管的连接图七段译码器和数码管的连接图 74LS247型译码器型译码器 引脚排列图引脚排列图下一页下一页返回返回上一页上一页退出退出章目录章目录123/139 在数字电路中，当需要进行远距离多路数字在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过一传

37、输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到接收条公共传输线，用多路选择器分时发送数据到接收端端,接收端利用多路分配器分时将数据分配给各路接接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。收端，其原理如图所示。下一页下一页返回返回上一页上一页退出退出章目录章目录124/139下一页下一页返回返回上一页上一页退出退出章目录章目录125/139下一页下一页返回返回上一页上一页退出退出章目录章目录126/139从从多路多路数据中选择所需要的数据中选择所需要的一路一路数据输出。数据输出。例：例：四选一数据选择器。四选一数据选择器。输输入入数数据据输出数据输出数据使能端使能端控制信号控制信号D0D1D2D3YSA1A0下一页下一页返回返回上一页上一页退出退出章目录章目录127/139100000074LS153型型4选选1数据选择器数据选择器下一页下一页返回返回上一页上一页退出退出章目录章目录128/13901D0000由控制端决定选择哪一路由控制端决定选择哪一路数据输出。数据输出。D000110074LS153型型4选选1数据选择器数据选择器选中选中下一页下一页返回返回上一页上一页退出退出章目录章目录129/139由逻辑图写出逻辑表达式由逻辑图写出逻辑表达式SAADSA