rmf第五章 触发器5.3分析

1、主要内容主要内容 SR SR锁存器（基本触发器）锁存器（基本触发器） 电平触发的触发器（同步触发器）电平触发的触发器（同步触发器） 脉冲触发的触发器（主从触发器）脉冲触发的触发器（主从触发器） 边沿触发器边沿触发器 第五章第五章 触发器（触发器（Flip-Flop)5.3 时钟触发器时钟触发器2. 时钟触发器按逻辑功能分类：时钟触发器按逻辑功能分类：SR触发器、触发器、D触发器、触发器、T触发器、触发器、 T触发器、触发器、JK触发器。触发器。（1）SR触发器触发器QFF时钟信号时钟信号CLK输入信号决定触发器建立何状态输入信号决定触发器建立何状态CLK决定决定FF在何时建立状态在何时建立状态

2、1. 时钟触发器时钟触发器Q输入信号输入信号功能表功能表S R Qn+1 功功 能能0 0 Qn 0 1 0 11 01 1保持保持置置“0”置置“1”不定不定S R QnQn+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 10011真值表真值表01001100 01 11 1001SRQnQn+10 RS（约束条件，表示（约束条件，表示S和和R不能同时为不能同时为“1”）Qn+1=S+RQn（2）D触发器触发器DQn+10101Qn+1=D（3）T触发器触发器TQn+101Qn (Qn)Qn+1=T(Qn)+TQn（4）T触发器触发器 （无输入信号）（

3、无输入信号）Qn+1=(Qn)（只具有翻转功能）（只具有翻转功能）（5）JK触发器触发器J K Qn+1 功能功能0 0 Qn 保持保持 0 置置 0 1 置置 1(Qn) 翻转翻转0 11 01 1Qn+1=J(Qn)+KQn01100 101TQnQn+13. 时钟触发器按电路的结构分类时钟触发器按电路的结构分类电平触发的电平触发的FF脉冲触发的脉冲触发的FF边沿触发的边沿触发的FF利用利用CMOS传输门的边沿传输门的边沿FF利用传输延迟时间的边沿利用传输延迟时间的边沿FF维阻维阻FF结构形式结构形式 SR锁存器锁存器+控制门控制门 （同步（同步SR触发器）触发器）CLK=0，门，门G3，

4、G4关；关；CLK=1，门，门G3，G4开，使开，使FF建立状态建立状态从而可以看出，从而可以看出，S，R信号受信号受CLK控制控制，就意味着，就意味着S、R与与CLK同步。同步。 2. 触发方式触发方式 触发器接收信号，建立状态所采用的方式，称为触发方式。触发器接收信号，建立状态所采用的方式，称为触发方式。 高电平触发：高电平触发：CLK= 高电平期间，高电平期间，FF接收信号并建立状态；接收信号并建立状态； 低电平触发：低电平触发：CLK=低电平期间，低电平期间，FF接收信号并建立状态。接收信号并建立状态。电平电平触发触发5.3.1 电平触发的触发器电平触发的触发器_GGQ12QR CLK

5、 SG3G43. 能构成何种功能触发器能构成何种功能触发器（1）电平触发）电平触发SR触发器触发器CLK S R Qn+1 1 0 0 Qn 0 1 “11” 1 0 1 1 1 0 1 1 1功能表功能表高电平触发：高电平触发：CLK线根上不打圈线根上不打圈低电平触发：低电平触发：CLK线根上打圈线根上打圈C1控制所有标注控制所有标注1的输入端的输入端_GGQ12QR CLK SG3G4Q1S1R C1R CLK SQ0 RS（约束条件，表示（约束条件，表示S和和R不能同时为不能同时为“1”）Qn+1=S+RQn（2）电平触发的）电平触发的D触发器触发器CLK DQn+1 1 0 1 101

6、功能表功能表Qn+1=D_GGQ12QD CLK G3G41D C1D CLK QQ（3）能否构成）能否构成T、T、JK FF（这（这3种触发器都具有翻转功能）种触发器都具有翻转功能）加两根反馈线可使加两根反馈线可使FF翻转翻转 因构成因构成T 触发器时存在空翻触发器时存在空翻 现象，故同步现象，故同步FF不能构成具有不能构成具有翻转功能的翻转功能的FF。 要消除空翻现象，必须改变要消除空翻现象，必须改变FF的触发方式，因触发方式由的触发方式，因触发方式由电路结构决定，故改变触发方电路结构决定，故改变触发方式意味着要改变式意味着要改变FF的电路结构的电路结构，即要采用新的结构形式。，即要采用新

7、的结构形式。_GGQ12QR CLK SG3G4 假设初态假设初态Q=1，在，在CLK高高电平期间，电平期间，Q：101 形成形成空翻空翻4. 触发器的同步输入端和异步输入端触发器的同步输入端和异步输入端异步输入端：指的是输入端对异步输入端：指的是输入端对FF的的 作用不与作用不与CLK同步。同步。功能：功能：SD=0，RD=1置置1 SD=1，RD=0置置0 SD=1，RD=1FF 状态由状态由FF 功能决定功能决定 SD=0，RD=0不允许出现不允许出现逻辑符号逻辑符号GGQ12RSCLK3G4GQRDSDSD 称为异步置位（置称为异步置位（置1）端）端RD 称为异步复位（置称为异步复位（

8、置0）端）端QQ1S1R C1CLKRSRDSRSD讲到此讲到此 5. 画同步画同步SR触发器的波形图触发器的波形图已知同步已知同步SR触发器的输入波形，画出输出波形图，假定其初态为触发器的输入波形，画出输出波形图，假定其初态为0。QSRCLKCLK S R Qn+1 1 0 0 Qn 0 1 “11” 1 0 1 1 1 0 1 1 1功能表功能表SDRDQQ1S1R C1CLKRSRDSRSDQ1. 主从主从SR触发器触发器（1）结构形式）结构形式 两个电平触发的两个电平触发的SR触发器串联触发器串联主从触发器的触发翻转分为主从触发器的触发翻转分为两个节拍：两个节拍： 当当CLK1时，时，

9、CLK0，“从从”保保持持, “主主”工作，接收工作，接收R 、S 端的输入信号。端的输入信号。（2）工作原理）工作原理l 克服空翻克服空翻FF接收信号、建立状态分两步完成：接收信号、建立状态分两步完成：接收信号时不建立状态，建立状态时接收信号时不建立状态，建立状态时不接收信号。不接收信号。5.3.2 脉冲触发的触发器脉冲触发的触发器主从主从SR触发器触发器_GGQ12QG3G4_G5G6R CLK SG7G8主主触触发发器器从从触触发发器器当当CLK 时，即时，即CLK=0 “主主”保持，不再接收保持，不再接收R、S信号；信号； “从从”工作，接收主触发器输出端的状态。工作，接收主触发器输出

10、端的状态。 主从主从SR触发器触发器SCLKRFF1Q1S1R C1从触发器从触发器1S1R C1主触发器主触发器FF2Q（3）触发方式）触发方式 主从触发：主从触发：FF在在CLK=1时，时， 主主FF接收信号；在接收信号；在CLK下下 降沿时，从降沿时，从FF建立状态。建立状态。（4）主从）主从SR触发器逻辑符号触发器逻辑符号Q1SC11RCLKRSQ说明：主从说明：主从FF在边沿时状态发生改变，在边沿时状态发生改变，但在但在CLK=1期间都能接受信号。期间都能接受信号。因此从因此从FF的状态不一定按边沿此时输入信号的的状态不一定按边沿此时输入信号的状态来确定。状态来确定。2. 画主从画主

11、从SR触发器的波形图（设初态为触发器的波形图（设初态为0）CLK1234QSRQ0 RSQn+1=S+RQnCLK S R Qn+1 1 0 0 Qn 0 1 “11” 1 0 1 1 1 0 1 1 1功能表功能表主从主从SR触发器触发器_GGQ12QG3G4_G5G6R CLK SG7G8主主触触发发器器从从触触发发器器 因主从因主从FF克服了空翻的现象，故用主从结构克服了空翻的现象，故用主从结构FF能构成各种功能构成各种功能的能的FF。3. 主从主从JK触发器触发器主从主从JK触发器触发器JCLKKFF1Q1S1R C1从触发器从触发器1S1R C1主触发器主触发器FF2Q主从主从SR触

12、发器的缺点：触发器的缺点：使用时有约束条件使用时有约束条件 RS=0(1) 电路结构电路结构 为此，将触发器的两个互补的输出为此，将触发器的两个互补的输出端信号，通过两根反馈线分别引到输端信号，通过两根反馈线分别引到输入端，与入端，与J、K信号信号“相与相与”之后，之后，接入接入R、S输入端，这样就构成了输入端，这样就构成了JK触发器。触发器。Q1KC11JCLKJKQ(2) (2) 逻辑符号逻辑符号说明：说明：在使用主从结构的触发器时，只有在在使用主从结构的触发器时，只有在CLK1的全部时间里的全部时间里输入状态始终未变的情况下，用输入状态始终未变的情况下，用CLK下降沿到达时输入的状态决下

13、降沿到达时输入的状态决定触发器的次态才肯定是对的。否则，必须考虑定触发器的次态才肯定是对的。否则，必须考虑CLK=1期间输入期间输入状态的全部变化过程，才能确定状态的全部变化过程，才能确定CLK下降沿时触发器的次态。下降沿时触发器的次态。 所以主从结构的触发器的可靠性不高。所以主从结构的触发器的可靠性不高。5.3.3 边沿触发器边沿触发器l 克服空翻的思想克服空翻的思想 将主从将主从FF接收信号、建立状态都挪到接收信号、建立状态都挪到CLK的一个边沿，从的一个边沿，从而将电平触发改变为边沿触发，可以提高触发器的可靠性，增而将电平触发改变为边沿触发，可以提高触发器的可靠性，增强抗干扰能力。强抗干

14、扰能力。l 思想的实现思想的实现 以挪到以挪到CLK的上升沿为例：的上升沿为例： 主要解决，如何在主要解决，如何在CLK=1期间不使期间不使FF接收信号，封锁接收信号，封锁FF的的输入通道。输入通道。 由于克服了空翻，所以能构成各种边沿触发器。由于克服了空翻，所以能构成各种边沿触发器。1. 用两个电平触发用两个电平触发D触发器组成的边沿触发器触发器组成的边沿触发器CLKCCTG3TG4CCCCG3G4TG1TG2CCCCG1G2DQQFF2FF1（1）电路结构）电路结构CLKCCTG3TG4CCCCG3G4TG1TG2CCCCG1G2DQQFF2FF1（2）工作原理）工作原理CLK=0：C0、

15、C=1FF1：TG1通，通，TG2止止Q1=DFF2：TG3截止，截止，TG4导通，导通，Q不不 变。变。CLK：C=1，C=0FF1：TG1止，止，TG2变为导通。变为导通。（由于反相器（由于反相器G1输入电容的存储输入电容的存储效应，效应，G1输入端的电压不会立刻输入端的电压不会立刻改变，于是改变，于是Q1在在TG1变为截止前变为截止前的状态被保存了下来）的状态被保存了下来）FF2：TG3通，通，TG4止，止，Q1的状态的状态通过通过TG3、G3、G4送到输出端，送到输出端，使使Q*=D（CLK上升沿到达时的上升沿到达时的状态）。状态）。Q1Q1因此，这是一个上升沿的因此，这是一个上升沿的

16、D触发器触发器（3）逻辑符号）逻辑符号QC1CLK D1DQDT DT写出写出D触发器和触发器和T触发器的触发器的特性方程：特性方程： 1()nnnQT QT Q1nQD1()nnQQ T T2. 各种触发器的相互转换各种触发器的相互转换1DC1=1=1CLKQTQC11DCLKQQC11NCLKQ“1”QD：T：T：JKTJK FF特性方程特性方程1()nnnQT QT QT触发器特性方程：触发器特性方程：Q1KC11JCLK TQQ1TC1CLKTQQn+1=J(Qn)+KQn 当当T触发器的输入端为触发器的输入端为T=1时，时， 称为称为T触发器。触发器。1() nnQQT触发器的特性方

17、程：触发器的特性方程：T=1时时1()nnnQT QT QT触发器特性方程：触发器特性方程：JKTQ1KC11JCLK 1QJKD写出写出JK触发器和触发器和D触发器的触发器的特性方程：特性方程：Qn+1=DQn+1=J(Qn)+KQn比较可得：比较可得：J=K=D1KQ1JC1CLK DQQ1DC1Q3. 已知边沿已知边沿JK FF，J、K和和CLK的波形如图所示，试画出的波形如图所示，试画出FF 的波形图。的波形图。（设初态为（设初态为0）Qn+1=J(Qn)+KQnQCLKQ1KC11JQQn+1J K功能功能QnJK FF功能表功能表 0 1 0 1置置00001 1 0 1 0置置1

18、11011 11 101100 00 0保持保持0101Qn+1=(Qn)4. 画波形图的一般流程画波形图的一般流程异步输入端有效？异步输入端有效？按异步输入端的按异步输入端的功能确定功能确定FF状态状态获得触发方式获得触发方式触发？触发？FF状态不变状态不变按按FF的功能确定的功能确定FF状态状态Qn+1Qn、输入信号、输入信号YNNY本章小结本章小结 本章关于本章关于FF讲了三个问题，可以归纳为六个字：特点、讲了三个问题，可以归纳为六个字：特点、功能、结构。功能、结构。l 特点特点 1）具有两个稳定的状态；）具有两个稳定的状态； 2）能在输入信号作用下建立状态，输入信号撤离后，建立的）能在输入信号作用下建立状态，输入信号撤离后，建立的 状态能保留下来。状态能保留下来。l 功能功能 SR锁存器（基本锁存器（基本FF）：功能表；）：功能表； 时钟时钟FF：按功能不同分成：按功能不同