PCB设计与技巧

1、 电阻分压，限流，功率(电流大小而功率不同)等。先检查怀疑故障点。闭合电路电压和为0。三极管基极加2个电阻，一个接集电极，因为基极提供一个放大的工作点，即没信号时有个正态的电流，有信号时叠加在此电压上，将输入信号取出，图中金属即时汇流条面包板Assembly Drawing（装配层） 原理图按功能块绘制。 PCB定位孔要求必须在单板对角线处至少设置二个定位孔。定位孔标准孔径为3.2mm _+0.05mm。针对企业不同产品的单板也可采用以下优选孔径:2.8mm _+0.05mm,3.0mm,0.0mm,3.5mm -+0.5mm和4.5mm _+05mm。对于同一产品的不同单板(如ZXJlO的D

2、T板和PP板等),若PCB外形尺寸相同,则定位孔的位置也必须统一。定位孔为光孔,即非金属化的通孔(射频板除外)。如果已有安装孔(安装孔可设置为金属化通孔或非金属化通孔；扣手安装孔除外)满足上述要求,不必另设定位孔。一般采用三孔定位方式。定位孔我们的一般处理是接地，但是我在看有的产品没有接地。而前一段时间听一个讲座所最好不要所有的定位孔都接地，这样会造成地环路。B:我们是把其中靠边的安装孔直接作成带焊盘的，这样螺丝拧下去就跟机壳直接连通了。不过这个pcb保护地。我们一般跟主板的地用瓷片高压电容连起来。C:我以前呆的一家通信大公司规范明确要求不能将mounting hole接至板的数字地，要接ch

3、assis Gnd，但是后来我遇到一个老美工程师，他硬要求我将mounting hole接至板的数字地。请高手指点。D:接机壳,通过磁珠和主板地相连pads中如何将定位孔不铺铜,铺白油定位孔位置画个禁止铺铜层，然后丝印层上画2D线或铺铜，禁止铺铜线不会对丝印层的铜起作用。B可以用画板框的那个功能画，或者直接添加个PAD（Hole）可以定义成金属化或是非金属化孔。C新建个元件，只有一个焊盘。大小自己定。ADDComponent.找到这个焊盘，添加就可以了。如果你不跟加工厂讲，他们为了工艺方便，就会把所有的通孔沉铜，不管你是用哪个层画的空。所以一定要提前跟他们讲清楚才行的。 浮地是利用光电耦合或电

4、磁耦合，使输入信号的模拟地浮空，抑制共模干扰。低频时，各级电路的电位差被隔离，同时可忽略接地面和电路的分布电容，常用浮地。缺点，容易造成静电积累，为此，在浮地设备与大地间接阻值的电阻。第一部分 PCB概述2、PCB板的质量由基材的选用，组成电路各要素的物理特性决定的。3、PCB的材料分类（刚性、挠性）刚性：A、酚醛纸质层压板 B、环氧纸质层压板 C、聚酯玻璃毡层压板 D、环氧玻璃布层压板挠性：E、聚酯薄膜 F、聚酰亚胺薄膜 G、氟化乙丙烯薄膜4、PCB基板材料A、FR4 B、聚酰亚氨 C、聚四氟乙烯 D、(G10) E、FR5(G11)6、PCB板按层数来分A、单面板（单面、双面丝印） E、雕

5、刻板：雕刻版通常是在钢版上由雕刻师精雕细刻出的画面和文字，然后经过淬火使钢版硬化，再用母模复制成印版。第二部分 PCB设计流程（设计准备网表输入规则设置手工布局手工布线项目检查C A M输出）1、拿到原理图，进行分析，进行DRC检查。第三部分 PCB Layout设计PCB布局的一般规则：a、信号流畅，信号方向保持一致c、在高频电路中，要考虑元器件的分布参数d、特殊元器件的摆放位置；批量生产时，要考虑波峰焊及回流焊的锡流方向及加工工艺传送边。四、手工布局（一）布局前的准备a、画出边框； b、定位孔和对接孔进行位置确认；c、板内元件局部的高度控制； d、重要网络的标志。（二）PCB布局的顺序：有

6、条件固定的关键大元件的布局，大板中间及重物加固定螺丝a、固定元件 b、有条件限制的元件 c、关键元件d、面积比较大元件 e、零散元件 (四)布局检查：（三维的发热插头插座疏密排列）1、检查元件在三维空间上是否有冲突。 2、元件布局是否疏密有序，排列整齐。3、元件是否便于更换，插件是否方便调节。 4、热敏元件与发热元件是否有距离。在需要散热的地方，装了散热器没有？空气流是否通畅。5、信号流程是否流畅且互连最短。 6、插头、插座等机械设计是否矛盾。7、元件焊盘是否足够大。tyHup t4GG 降低地线与电源线之间产生的噪音。对数字电路的PCB可用宽的地导线组成一个回路，即构成一个地网来使用；数字电

7、路的频率高，模拟电路的敏感度强。高频的信号线尽可能远离敏感的模拟电路器件。在板内部数字地和模拟地是分开的，只是在PCB与外界连接的接口处（如插头等），数字地与模拟地（仅）有一点短接，或者是数字电路与模拟电路的临界处（仅）有一点短接。也有不共地的设计。特殊信号线的处理 内存布线时钟线（延长信号线来实现）雨滴形布线，模拟电路在走线与焊盘连接处需要圆滑的过滤，同时也增强焊点的附着力。补线时，最好是走钝角或弧线。标准元器件两腿之间的距离为0.1英吋（2.54mm），所以网格系统的基础一般就定为0.1英吋（2.54mm）或小于0.1英吋的整倍数，如：0.05英吋、0.025英吋、0.02英吋等。五、手工

8、布线(一) 走线规律：1、走线方式 尽量走短线，特别是小信号。12mil。3、电源线与地线的设计 40100mil，高频线用地线屏蔽。4、多层板走线方向 相互垂直，层间耦合面积最小；禁止平行走线。（三）设计规则检查（DRC） nq4! d0Py37V （1）、线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。 pTw1Kk （2）电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB中是否还有能让地线加宽的地方。 ecA:y!N （3）对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入和输出元件应当尽量远离

9、。输入线及输出线被明显地分开，避免平行。容易相互干扰的元件不能挨得太近。I?G m “铺铜”与“补铜”,连线、连通性、间距、“孤岛”、文字标识对线路进行检查，进行补铜处理，重新排列元件标识；通过检查窗口，对项目进行间距、连通性检查。（4）、模拟电路和数字电路部分，是否有各自独立的地线。 pD9*WKEf* （5）后加在PCB中的图形（如图标、注标）是否会造成信号短路。 u_dTJ, m （6）对一些不理想的线形进行修改。 |P$tLOrG （7）在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。 .zXz%p （8）多层板中的

10、电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。复查根据“PCB检查表”，内容包括设计规则，层定义、线宽、间距、焊盘、过孔设置；还要重点复查器件布局的合理性，电源、地线网络的走线，高速时钟网络的走线与屏蔽，去耦电容的摆放和连接等。复查不合格，设计者要修改布局和布线，合格之后，复查者和设计者分别签字。七、CAM输出检查无误后，生成底片，并作CAM350检查。无误后，就可以送底片了。项目完了，作存档记录。2.定位孔、标准孔等非安装孔周围1.27mm 内不得贴装元、器件，螺钉等安装孔周围3.5mm（对于M2.5）、4mm（对于M3）内不得贴装元器件；3. 卧装电阻、电感（插件）、电

11、解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路；4. 元器件的外侧距板边的距离为5mm；5. 贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；6. 金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm；7. 发热元件不能紧邻导线和热敏元件；高热器件要均衡分布；8. 电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接

12、连接器的布置间距应考虑方便电源插头的插拔；9. 其它元器件的布置：所有IC元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，出现两个方向时，两个方向互相垂直； 10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil(或0.2mm)；11、重要信号线不准从插座脚间穿过；12、贴片单边对齐，字符方向一致，封装方向一致；13、有极性的器件在以同一板上的极性标示方向尽量保持一致。降低噪声与电磁干扰的一些经验。A：1).对辐射电磁场较强的元件，以及对电磁感应较灵敏的元件，应加大它们相互之间的距离或加以屏蔽，元件放置的方向应与相邻的印制导线交叉。3).对于会

13、产生磁场的元件，如变压器、扬声器、电感等，布局时应注意减少磁力线对印制导线的切割，相邻元件磁场方向应相互垂直，减少彼此之间的耦合。4).对干扰源进行屏蔽，屏蔽罩应有良好的接地。5).在高频工作的电路，要考虑元件之间的分布参数的影响。B：(1) 能用低速芯片就不用高速的，高速芯片用在关键地方。(2) 可用串一个电阻的办法，降低控制电路上下沿跳变速率。(3) 尽量为继电器等提供某种形式的阻尼。(4) 使用满足系统要求的最低频率时钟。(5) 时钟产生器尽量*近到用该时钟的器件。石英晶体振荡器外壳要接地。(6) 用地线将时钟区圈起来，时钟线尽量短。(7) I/O 驱动电路尽量*近印刷板边，让其尽快离开

14、印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。(8) MCD 无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。(9) 闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。 (11) 印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。(12) 单面板和双面板用单点接电源和单点接电源线。(13) 时钟、总线、片选信号要远离I/O 线和接插件。(14) 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。(15) 对A/D 类器件，数字部分与模拟部分宁可统

15、一下也不要交*。(16) 时钟线垂直于I/O 线比平行I/O 线干扰小，时钟元件引脚远离I/O 电缆。(17) 元件引脚尽量短，去耦电容引脚尽量短。(18) 关键的线要尽量粗，并在两边加上保护地。高速线要短要直。(19) 对噪声敏感的线不要与大电流，高速开关线平行。(20) 石英晶体下面以及对噪声敏感的器件下面不要走线。石英晶体谐振器简称晶体,石英晶体振荡器简称晶振。石英晶体谐振器再加上振荡、放大或者整形等电路， 封装到金属壳内，就成了石英晶体振荡器 ，一般有四个端子（电源端、地、输出、还有一个压控或者悬空端子） 。(21) 弱信号电路，低频电路周围不要形成电流环路。(22) 任何信号都不要形

16、成环路，如不可避免，让环路区尽量小。(23) 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。(24) 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。二、元件布线规则1、画定布线区域距PCB 板边1mm 的区域内，以及安装孔周围1mm 内，禁止布线；2、电源线尽可能的宽，不应低于18mil； cpu 入出线不应低于10mil（或8mil）；3、正常过孔不低于30mil；4、 双列直插：焊盘60mil，孔径40mil；1/4W 电阻： 51*55mil（0805 表贴）；直插时焊盘62mil，孔径42mil；无极电容： 51*55

17、mil（0805 表贴）；直插时焊盘50mil，孔径28mil；5、 注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。1. 检查器件相对于接插件的位置，确保高速器件和数字器件最靠近接插件。4. 检查电流回路，寻找地线中的可能噪声源。这可通过确定地平面上所有点的电流密度和可能存在的噪声量来实现。7. 查看所有的高阻抗走线，逐条走线查找可能的电容耦合问题。8. 确保对混合信号电路中的信号正确滤波。 PCB 布局、布线基本原则 如何提高抗干扰能力和电磁兼容性 1、 下面的一些系统要特别注意抗电磁干扰：(1) 微控制器时钟频率特别高，总线周期特别快的系统。(2) 系统含有大功率，大电流驱

18、动电路，如产生火花的继电器，大电流开关等。(3) 含微弱模拟信号电路以及高精度A/D变换电路的系统。2、 为增加系统的抗电磁干扰能力采取如下措施：(1) 选用外时钟频率低的微控制器：同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。(2) 减小信号传输中的畸变微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻抗相当高，高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引

19、到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当TpdTr时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电话元件的Tr（标准延迟时间）为3到18ns之间。在印制线路板上，信号通过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在420ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2个。当信号的上升时间快于

20、信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现TdTrd的情况，印刷线路板越大系统的速度就越不能太快。用以下结论归纳印刷线路板设计的一个规则：信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。(3) 减小信号线间的交*干扰：A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。信号在AB线上的延迟时间是Td。在D点，由于A点信号的向前传输，到达B点后的信号反射和AB线的延迟，Td时间以后会感应出一个宽度为Tr的页脉冲信号。在C点，由于AB上信号的传输与反射，会感应出一个宽度为信号在AB线上的延迟时间的两倍，即2

21、Td的正脉冲信号。这就是信号间的交*干扰。干扰信号的强度与C点信号的di/at有关，与线间距离有关。当两信号线不是很长时，AB上看到的实际是两个脉冲的迭加。CMOS工艺制造的微控制由输入阻抗高，噪声高，噪声容限也很高，数字电路是迭加100200mv噪声并不影响其工作。若图中AB线是一模拟信号，这种干扰就变为不能容忍。如印刷线路板为四层板，其中有一层是大面积的地，或双面板，信号线的反面是大面积的地时，这种信号间的交*干扰就会变小。原因是，大面积的地减小了信号线的特性阻抗，信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比，与介质厚度的自然对数成正比。若AB线为一模拟信号

22、，要避免数字电路信号线CD对AB的干扰，AB线下方要有大面积的地，AB线到CD线的距离要大于AB线与地距离的23倍。可用局部屏蔽地，在有引结的一面引线左右两侧布以地线。(4) 减小来自电源的噪声电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线，中断线，以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。(5) 注意印刷线板与元器件的高频特性在高频情况下，印刷线路板上的引线，过孔，电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的

23、分布电容不可忽略。电阻产生对高频信号的反射，引线的分布电容会起作用，当长度大于噪声频率相应波长的1/20时，就产生天线效应，噪声通过引线向外发射。印刷线路板的过孔大约引起0.6pf的电容。一个集成电路本身的封装材料引入26pf电容。一个线路板上的接插件，有520nH的分布电感。一个双列直扦的24引脚集成电路扦座，引入418nH的分布电感。这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的；而对于高速系统必须予以特别注意。(6) 元件布置要合理分区把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分开，使相互间的信号耦合为最小。G 处理好接地线印

24、刷电路板上，电源线和地线最重要。克服电磁干扰，最主要的手段就是接地。对于双面板，地线布置特别讲究，通过采用单点接地法，电源和地是从电源的两端接到印刷线路板上来的，电源一个接点，地一个接点。印刷线路板上，要有多个返回地线，这些都会聚到回电源的那个接点上，就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分，是指布线分开，而最后都汇集到这个接地点上来。与印刷线路板以外的信号相连时，通常采用屏蔽电缆。对于高频和数字信号，屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆，一端接地为好。对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。(7) 用好去耦电容。好的高频去耦电容可以去除高

25、到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感，它的并行共振频率大约在7MHz左右，也就是说对于10MHz以下的噪声有较好的去耦作用，对40MHz以上的噪声几乎不起作用。1uf，10uf电容，并行共振频率在20MHz以上，去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的，即使是用电

26、池供电的系统也需要这种电容。每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。去耦电容值的选取并不严格，可按C=1/f计算；即10MHz取0.1uf，对微控制器构成的系统，取0.10.01uf之间都可以。细间距器件：pitch(同一个元件的焊接引脚之间的距离，0.4pitch 指 0.4MM 间距 通常是用在IC脚脚之间的间距.)0.65mm异型引脚器件以及pitch0.8mm的面阵列器件。对于IC(QFP)等当引脚间距小于0.8mm时,要求在零件的单位

27、对角加两个标记，作为该零件的校正标记，如下图所示：第四部分 PCB设计技巧1、为确保正确实现电路，遵循的设计准则：尽量采用地平面作为电流回路如果地平面被信号走线隔断，为降低对地电流回路的干扰，应使信号走线与地平面垂直；模拟电路尽量靠近电路板边缘放置，数字电路尽量靠近电源连接端放置，这样做可以降低由数字开关引起的di/dt效应。分隔开的地平面有时比连续的地平面有效2、无地平面时的电流回路设计如果不能采用地平面，应采用星形连接策略 3、高频数字电路pcb布线规则如下：高频数字信号线要用短线。主要信号线集中在pcb板中心。时钟发生电路应在板的中心附近，时钟扇出应采用菊链式和并联布线。电源线应远离高频

28、数字信号线，或用地线隔开，电路布局必须减少电流回路，电源的分布必须是低感应的（多路设计)4、布线的注意事项：尽可能的缩短高频器件之间的连线，设法减少它们之间地分布参数和相互间的信号干扰。某些元器件或导线可能有较高的电位差，应加大它们的间距，避免放电引起意外短路。电源线、地线的走向和数据传递方向一致，有助于增强抗干扰能力。当频率高于100k时，趋附效应就十分严重了，高频电阻增大第五部分 EMC知识一、电磁兼容（Electromagnetic Compatibility-EMC）是指设备或系统在其电磁环境中正常工作且不对该环境中的任何事物构成不能承受的电磁干扰的能力。两个含义：1、“污染”，2、防

29、御。1、电磁噪声耦合途径2、电磁噪声传播途径示意图 二、系统接地1、接地按主要功能划分：A、安全地 B、信号地 C、机壳地 D、屏蔽地2、安全接地子系统:A、防止设备漏电的安全接地 B、防止雷击的安全接地使用高建筑物避雷针技术防雷保护面积：9h2 ，H：避雷针离地面的高度3、信号地系统的几种形式：单点接地系统 多点地网或地平面接地系统复合接地系统 浮地。（1）单点信号地系统 （2）多点地网和地平面信号系统（多用于高频（10MHz)电路）（3）（4）集中控制组合装置接地系统示意图在控制装置与功率变换装置中，专门设置了噪声地线，一般为继电器、接触器、马达专用，两装置之间的控制与反馈电路均采用屏蔽电

30、缆连接，并与功率变换输出电缆及电力电缆尽量远离，其屏蔽层屏蔽层正确接地，系统分布范围通常以15m为限制为佳。（5）大型分散组合系统的接地系统此接法基于地平面及地栅网具有优良接地性能地优点；计算机集中监控系统必须配置专用的计算机接地系统，禁止也与其他系统接地相连，并保持足够远的距离；信号传送必须经过信号隔离与良好的屏蔽（6）计算机集中监控室的接地系统交流进线部分用EMI滤波器，将电网与系统的瞬态及高频噪声加以有效地隔离；供电柜的电源变压器采用双屏蔽，将变压器的原副边绕组之间的漏电容减少到几个pf左右，保证电网任何瞬态噪声均不会进入计算机主控电源；监控室的IN/OUT信号线，均采用屏蔽电缆，屏蔽层正确接地。三、屏蔽1、屏蔽技术屏蔽电场的条件：完善的屏蔽及屏蔽体良好接地。2、磁场技术采用高磁导率材料地屏蔽体进行磁屏蔽 采用反向磁场抵消的办法，实现磁屏蔽A图可以屏蔽高频干扰源磁场，WWc时，Is约I1。B图可以用来屏蔽低频磁场。WWc时，IsI1,随着W的降低，越来越多的电流将从地阻抗分流，因而达不到目的。四、滤波EMI(Electro Magnetic Interference)电磁干扰1、电源EMI滤波器与电源滤波器电源EMI滤波器：IN端通常与噪声源相连，OUT端与电网相连，主要目的是防止由电力电子装置产生的传导行噪声进入电网；电源滤波器：IN端与电网相连，OUT端与电子设备直