基于TMS320C5416 DSP芯片的音频信号的分析器的设计

1、基于TMS320C5416 DSP芯片音频信号的分析器的设计1一、设计目的二、系统功能三、系统总体架构四、硬件部分设计五、软件部分设计2一、设计目的DSP 技术在音频处理领域的应用越来越广。目前，在很多语音处理系统中都用到了语音分析模块，采集现场的声音并进行频谱分析。因此，音频信号的分析器的设计是非常必要的。3二、系统功能本系统主要实现以下四大功能：1、语音采集2、语音存储3、语音信号滤波4、频谱分析二、系统功能本系统主要实现以下四大功能：1、语音采集2、语音存储3、语音信号滤波4、频谱分析二、系统功能本系统主要实现以下四大功能：1、语音采集2、语音存储3、语音信号滤波4、频谱分析4三、系统总

2、体架构语音信号处理模块音频采集模块存储模块5四、硬件部分设计（一）TMS320C5416 1）功能TMS320C5416作为主芯片实现语音信号采集、存储和各模块之间的通信等控制，其主要功能有：1、上电自举2、读取键盘值并初始化音频编码芯片和液晶屏，控制AIC23并通过液晶屏显示AIC23 的工作状态3、将采集压缩后的音频信号存储在Flash 中。62）芯片简介7采用了哈佛总线结构，以8组16位总线为核心，形成了支持高速指令执行的硬件基础。8组总线分为1组程序总线，3组数据总线和4组地址总线。CPU采用了流水线指令执行结构和相应的并行结构设计，使其能在一个指令周期内，高速地完成多项算术运算。共有

3、192千字的可寻址存储空间。共分为3个独立的可选择空间，分别为：64千字的程序存储空间；64千字的数据存储空间；64千字的I/O空间。 芯片的系统控制是由程序计数器（PC），硬件堆栈，PC相关的硬件，外部复位信号，中断，状态寄存器和循环计数器（RC）等组成的。 83）接口介绍缓冲串口0和1的发送时钟，用于对来自缓冲串行口发送移位寄存器和传送至数据发送引脚的数据进行定时 缓冲串行口数据发送端,来自缓冲串行口发送移位寄存器中的数据经该引脚串行发送 用于发送输出的帧同步脉冲 缓冲串行口数据接收端 用于接收输入的帧同步脉冲 9（二）TLV320AIC23 1）功能从适应语音信号频率、满足实时性、降低成

4、本、简化设计的要求出发，本系统选择TLV320AIC23。AIC23是一种高性能的立体声音频Codec芯片作为从设备，主要完成输入语音信号的A/D转换，该芯片构成简单，功能强大。10 AIC23的语音信号输入可以是麦克输入也可以是线路输入，这可以通过配置寄存器选择。当能过麦克输入人的说话声时，综合人声的频率、数据量大小的要求，采样频率不需要太高，设定为8KHz比较合适（语音信号的频率范围为300Hz-3400Hz ）。实验证明，在这个采样频率下能清晰地采集、回放人的说话声，并且具有较好的保真度。当输入为音乐或歌曲的线路输入时，为了保证音质不失真，采样频率可以设定为96KHz（音乐20Hz-20

5、kHz）。采样频率112）芯片简介12工作电压3.3 伏特，能在数字和模拟电压下工作，与TMS320C5416 的I/O 电压相兼容，其控制接口和数字接口与DSP 的MCBSP 端口能够无缝连接 AIC23的模数转换（ADCs）和数模转换（DACs）部件高度集成在芯片内部，采用了先进的Sigma- delta 过采样技术（Sigma- delta一般用于ADC中，是高精度的A/D转换器，该转换器的特点是将绝大多数的噪声从动态转移到阻态） 可以在8K到96K的频率范围内提供16bit、20bit、24bit和32bit的采样，ADC和DAC的输出信噪比分别可以达到90dB和100dB。133）接

6、口介绍串行数据传输时钟,当AIC23为主模式时BCLK由AIC23产生并提供给DSP,频率为主时钟的1/4,当从模式时由DSP产生 数字音频接口DAC方向的数据输入 数字音频接口ADC方向的数据输出 数字音频接口DAC方向的帧信号 数字音频接口ADC方向的帧信号 控制端口移位时钟 控制端口串行数据输入 片选信号（配置时有效） 数据控制接口数据音频接口14 DSP模式下的数据传输时序 AIC23控制寄存器数据写入时序 15（三） TMS320C5416DSP与TLV320AIC23的接口电路16（四）音频接口电路模块 麦克输入电路线路输入模块电路 17耳机输出模块电路 线路输出模块电路 18（五

7、）电源接口电路模块 TMS320C5416DSP芯片采用低电压设计，并且采用双电源供电，即内核电源CVDD和I/O电源DVDD。I/O电源采用电源供电，而内核电源采用供电，降低内核电源的目的是为了降低功耗。由于TMS320C5416DSP芯片采用双电源供电，使用时需要考虑它们的加电次序。在理想情况下，DSP芯片上的两个电源应该同时加电，但在有些场合很难做到。若不能做到同时加电，应先对DVDD加电，然后再对CVDD加电，同时要求DVDD电压不超过CVDD电压2V，CVDD电压不超过DVDD电压0.5 V 。这个加电次序主要依赖于芯片内部静电保护电路，内部保护电路如图所示 内部静电保护电路 19产生电源电路 产生的电源电路20（六）flash存储电路模块 考虑到存储器芯片的容量、系统供电、以及对语音信号的读取速率，本系统采用了具有32M*8位存储空间的Flash。录音系统和放音系统的语音数据均存储在Flash存储器上。Flash存储器是一种可在线进行电擦写可快速访问，掉电后信息不会丢失的非易失性存储器。 Flash有8位I/O 端口，地址、命令字以及数据复用这8位I/O 端口。它采用复杂的操作顺序来区分地址、命