数字电路第1章 数逻基础

1、第第1 1章章 数字逻辑基础数字逻辑基础 事物往往存在两种对立的状态，在逻辑代数中可以抽象地表示为 0 和 1 ，称为逻辑0状态和逻辑1状态。逻辑代数是按一定的逻辑关系进行运算的代数，是分析和设计数字电路的数学工具。在逻辑代数，只有和两种逻辑值，有三种基本逻辑运算，还有几种导出逻辑运算。 逻辑代数中的变量称为逻辑变量，用大写字母表示。 逻辑变量的取值只有两种，即逻辑0和逻辑1，0 和 1 称为逻辑常量，并不表示数量的大小，而是表示两种对立的逻辑状态。逻辑是指事物的因果关系，或者说条件和结果的关系，这些因果关系可以用逻辑运算来表示，也就是用逻辑代数来描述。概述概述1.1逻辑代数运算与逻辑电路逻辑

2、代数运算与逻辑电路 1、进位制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。2、基 数：进位制的基数，就是在该进位制中可能用到的数码个数。3、 位 权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。常用数制常用数制几个概念几个概念数码为：09；基数是10。运算规律：逢十进一，即：9110。十进制数的权展开式：103、102、101、100称为十进制的权。各数位的权是10的幂。同样的数码在不同的数位上代表的数值不同。任意

3、一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。即：(5555)105103 510251015100又如：(209.04)10 2102 0101910001014 1021 1、十进制十进制2、二进制二进制数码为：0、1；基数是2。运算规律：逢二进一，即：1110。二进制数的权展开式：如：(101.01)2 122 0211200211 22 (5.25)10加法规则：0+0=0，0+1=1，1+0=1，1+1=10乘法规则：00=0， 01=0 ，10=0，11=1运算运算规则规则各数位的权是的幂各数位的权是的幂二进制数只有0和1两个数码，它的每一位都可以用电

4、子元件来实现，且运算规则简单，相应的运算电路也容易实现。数码为：07；基数是8。运算规律：逢八进一，即：7110。八进制数的权展开式：如：(207.04)8 282 0817800814 82 (135.0625)103、八进制八进制4、十六进制十六进制数码为：09、AF；基数是16。运算规律：逢十六进一，即：F110。十六进制数的权展开式：如：(D8.A)16 13161 816010 161(216.625)10各数位的权是各数位的权是8的幂的幂各数位的权是各数位的权是16的幂的幂结论结论一般地，N进制需要用到N个数码，基数是N；运算规律为逢N进一。如果一个N进制数M包含位整数和位小数，即

5、 (an-1 an-2 a1 a0 a1 a2 am)2则该数的权展开式为：(M)N an-1Nn-1 an-2 Nn-2 a1N1 a0 N0a1 N-1a2 N-2 amN-m 由权展开式很容易将一个N进制数转换为十进制数。不同数制间的转换不同数制间的转换（1）二进制数转换为八进制数： 将二进制数由小数点开始，整数部分向左，小数部分向右，每3位分成一组，不够3位补零，则每组二进制数便是一位八进制数。(三位聚一位三位聚一位)将N进制数按权展开，即可以转换为十进制数。1、二进制数与八进制数的相互转换二进制数与八进制数的相互转换1 1 0 1 0 1 0 . 0 10 00 (152.2)8（2

6、）八进制数转换为二进制数：将每位八进制数用3位二进制数表示。(一位变三位一位变三位)= 011 111 100 . 010 110(374.26)82、二进制数与十六进制数的相互转换二进制数与十六进制数的相互转换01 1 1 0 1 0 1 0 0 . 0 1 10 0 0 (1E8.6)16= 1010 1111 0100 . 0111 0110(AF4.76)16 二进制数转换为十六进制数，按照每4位二进制数对应于一位十六进制数进行转换。(四位聚一位四位聚一位)采用的方法 基数连除、连乘法原理：将整数部分和小数部分分别进行转换。 整数部分采用基数连除法; 小数部分采用基数连乘法; 转换后再

7、合并。 十六进制数转换为二进制数，按照每一位十六进制数对应于4位二进制数进行转换。(一位变四位一位变四位)3、十进制数转换为任意进制数、十进制数转换为任意进制数 2 44 余数 低位 2 22 0=K0 2 11 0=K1 2 5 1=K2 2 2 1=K3 2 1 0=K4 0 1=K5 高位 0.375 2 整数 高位 0.750 0=K1 0.750 2 1.500 1=K2 0.500 2 1.000 1=K3 低位整数部分采用基数连除法：先得到的余数为低位，后得到的余数为高位。小数部分采用基数连乘法：先得到的整数为高位，后得到的整数为低位。所以：(44.375)10(101100.0

8、11)2采用基数连除、连乘法，可将十进制数转换为任意的采用基数连除、连乘法，可将十进制数转换为任意的N进制数。进制数。例：(44.375)10( ？)21 1、与逻辑（与运算）与逻辑（与运算）与逻辑的定义：仅当决定事件（Y）发生的所有条件（A，B，C，）均满足时，事件（Y）才能发生。表达式为：开关A，B串联控制灯泡Y电路图L=ABEABY基本逻辑运算EABYEABYEABYEABY两个开关必须同时接通，两个开关必须同时接通，灯才亮。逻辑表达式为：灯才亮。逻辑表达式为：A、B都断开，灯不亮。都断开，灯不亮。A断开、断开、B接通，灯不亮。接通，灯不亮。A接通、接通、B断开，灯不亮。断开，灯不亮。A

9、、B都接通，灯亮。都接通，灯亮。这种把所有可能的条件组合及其对应这种把所有可能的条件组合及其对应结果一一列出来的表格叫做结果一一列出来的表格叫做真值表真值表。将开关接通记作1，断开记作0；灯亮记作1，灯灭记作0。可以作出如下表格来描述与逻辑关系：A BY0 00 11 01 10001开关 A 开关 B灯 Y断开 断开断开 闭合闭合 断开闭合 闭合灭灭灭亮功能表功能表实现与逻辑的电路称为与门。与门的逻辑符号：YAB&真真值值表表逻辑符号逻辑符号2 2、或逻辑（或运算）或逻辑（或运算）或逻辑的定义：当决定事件（Y）发生的各种条件（A，B，C，)中，只要有一个或多个条件具备，事件（Y）就发

10、生。表达式为：开关A，B并联控制灯泡Y电路图L=ABEABYEABYEABY两个开关只要有一个接通，两个开关只要有一个接通，灯就会亮。逻辑表达式为：灯就会亮。逻辑表达式为：A、B都断开，灯不亮。都断开，灯不亮。A断开、断开、B接通，灯亮。接通，灯亮。A接通、接通、B断开，灯亮。断开，灯亮。A、B都接通，灯亮。都接通，灯亮。EABYEABYA BY0 00 11 01 10111 实现或逻辑的电实现或逻辑的电路称为或门。或路称为或门。或门的逻辑符号：门的逻辑符号：AB1真值表真值表开关 A 开关 B灯 Y断开 断开断开 闭合闭合 断开闭合 闭合灭亮亮亮功能表功能表逻辑符号逻辑符号3 3、非逻辑（

11、非运算）非逻辑（非运算）非逻辑指的是逻辑的否定。当决定事件（Y）发生的条件（A）满足时，事件不发生；条件不满足，事件反而发生。表达式为：开关A控制灯泡Y电路图EAYRAY0110实现非逻辑的电路称为非门。非门的逻辑符号：YA1Y=AEAYRA断开，灯亮。断开，灯亮。EAYRA接通，灯灭。接通，灯灭。真真值值表表功功能能表表逻辑符号逻辑符号开关 A灯 Y断开闭合亮灭ABY YAB与非门的逻辑符号L=A+B&2、或非运算：逻辑表达式为：BAYA BY0 00 11 01 11000 真值表YAB或非门的逻辑符号L=A+B11、与非运算：逻辑表达式为：几种导出的逻辑运算CDABY3、 与或非

12、运算：逻辑表达式为：Y1&ABCD与或非门的逻辑符号ABCD&1Y与或非门的等效电路4、异或运算：逻辑表达式为：BABABAYA BY0 00 11 01 10110 真值表YAB异或门的逻辑符号L=A+B=15、同或运算：逻辑表达式为： Y A B 同或门的逻辑符号 L=A+B = Y=AB+AB=A B0V3V工作原理 A、B中有一个或一个以上为低电平0V 只有A、B全为高电平3V，二极管与门电路0V3V3V3VABF3V3V3V3V0V0V0V3V0V0V0V0V则输出F就为低电平0V则输出F才为高电平3V正负逻辑问题正负逻辑问题 ABFVL VLVLVLVHVLVL V

13、HVH VLVH VH电平关系电平关系正与 = 负或正或 = 负与正与非 = 负或非正或非 = 负与非正、负逻辑间关系逻辑符号等效 在一种逻辑符号的所有入、出端同时加上或者去掉小圈，当一根线上有两个小圈，则无需画圈 原来的符号互换（与或、同或异或）1 11ABF1 00 10 0000正逻辑 （与门）0ABF0 10 01 01 1111负逻辑 （或门） 逻辑电路逻辑电路 几个概念几个概念 获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。逻辑0和1： 电子电路中用高、低电平来表示。逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。基本和常用门电路有

14、与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。硅和锗半导体的结构硅和锗半导体的结构+4+4+4+4纯净的硅或锗半导体纯净的硅或锗半导体(“(“本征半导体本征半导体”) )价电子价电子成为正离子成为正离子N N型半导体型半导体+4+4+4+4+5多余电子多余电子磷磷+4+4+4硼硼空穴空穴负离子负离子+4+3P P型半导体型半导体p+n耗尽层耗尽层空穴漂移空穴漂移电子漂移电子漂移空穴扩散空穴扩散电子扩散电子扩散预备知识预备知识二极管二极管)1(TDVSDeII阳极阳极阴极阴极DV二极管的二极管的VIVI特性曲线特性曲线截截 止止正向偏置正向偏置反向偏置反向偏置击穿电压击穿电压雪

15、崩击穿雪崩击穿VSI-PN+PN+-I2V. 0V7 . 0TT锗半导体的开启电压硅半导体的开启电压RVDOnOffOnOffKRRK 三极管三极管 半导体三极管在英文中称为晶体管半导体三极管在英文中称为晶体管(Transister)(Transister)，半导体三极管，半导体三极管有两大类型，有两大类型，一是双极型半导体三极管一是双极型半导体三极管(BJT)(BJT)， 二是场效应半导体三极管二是场效应半导体三极管(FET)(FET)。 双极型半导体三极管是由两种载流子参与导电的半导体器件，它双极型半导体三极管是由两种载流子参与导电的半导体器件，它由两个由两个 PN PN 结组合而成，是一

16、种电流控制电流源器件（结组合而成，是一种电流控制电流源器件（CCCSCCCS）。 场效应型半导体三极管仅由一种载流子参与导电，是一种电压控场效应型半导体三极管仅由一种载流子参与导电，是一种电压控制电流源器件（制电流源器件（VCCSVCCS）。NPNebc电子电子空穴空穴IENICNIEPICEOIEICIBIBNebc 双极型三极管等效图双极型三极管等效图双极型双极型三极管的三种组态三极管的三种组态共射极输入特性共射极输入特性共射极输出特性共射极输出特性饱和区饱和区iC受受vCE显著控制的区域，该区域内显著控制的区域，该区域内vCE的数值较小，一般的数值较小，一般vCE0.7 V(硅管硅管)。

17、此时。此时发发射结正偏，射结正偏，集电结正偏集电结正偏或反偏电压很小或反偏电压很小。截止区截止区iC接近零的区域，相当接近零的区域，相当iB=0的曲线的的曲线的下方。此时，下方。此时，发射结反偏，发射结反偏，集电结反偏。集电结反偏。放大区放大区iC平行于平行于vCE轴的区域，曲线基本平轴的区域，曲线基本平行等距。行等距。 此时，此时，发射结正偏，发射结正偏，集电结反偏，集电结反偏，电电压大于压大于0.7 V左右左右(硅管硅管)。 共射极三极管特性曲线共射极三极管特性曲线 输入特性曲线的分区：输入特性曲线的分区： 截止区截止区 非线性区非线性区 线性区线性区 MOS场效应三极管场效应三极管 绝缘

18、栅型场效应三极管MOSFET( Metal Oxide Semiconductor FET)分为增强型 N沟道、P沟道 耗尽型 N沟道、P沟道 N沟道增强型MOSFET结构示意图 如下所示: D(Drain)为漏极，相当c；G(Gate)为栅极，相当b； S(Source)为源极，相当e。 N沟道增强型沟道增强型MOS管特性曲线管特性曲线N沟道沟道MOS管符号管符号DGSBDGSBDGSBSGD如果是如果是P P沟道，箭头则向外。沟道，箭头则向外。分立元件门电路分立元件门电路1 1、二极管与门、二极管与门+VCC(+5V ) R 3k Y D1A D2B5V0VuA uBuYD1 D20V 0

19、V0V 5V5V 0V5V 5V0.7V0.7V0.7V5V导通 导通导通 截止截止 导通截止 截止 A D1 B D2 5V 0V Y R 3k 2 2、二极管或门、二极管或门 A =30 +5V Y 电路图 1 逻辑符号 A Y 1k 4.3k 3 3、三极管非门、三极管非门uA0V时，三极管截止，iB0，iC0，输出电压uYVCC5VuA5V时，三极管导通。基极电流为：iBIBS，三极管工作在饱和状态。输出电压uYUCES0.3V。mA1mA3 . 47 . 05Bi三极管临界饱和时的基极电流为：mA16. 01303 . 05BSIAY T4 +VCC(+5V) b1 A B R1 3

20、k T3 T2 T1 Y R5 100 +VCC(+5V) T5 A B TTL 与非门电路 T1的等效电路 D3 c1 R1 3k R2 750 R3 360 R4 3k D1 D2 1 1、TTLTTL与非门与非门TTL门电路门电路输入信号不全为1：如uA=0.3V， uB=3.6V R5 100 T4 A B R1 3k T3 T2 T1 Y +VCC(+5V) T5 R2 750 R3 360 R4 3k 0.7V 0.7V + + - - 3.6V0.3V1V则uB1=0.3+0.7=1V，T2、T5截止，T3、T4导通忽略iB3，输出端的电位为：输出Y为高电平。uY50.70.73

21、.6V T4 A B R1 3k T3 T2 T1 Y R5 100 +VCC(+5V) T5 R2 750 R3 360 R4 3k 0.7V 0.7V + + - - + - 0.3V + - 0.3V 3.6V3.6V输入信号全为1：如uA=uB=3.6V2.1V则uB1=2.1V，T2、T5导通，T3、T4截止输出端的电位为：uY=UCES0.3V输出Y为低电平。BAYuA uBuY0.3V 0.3V0.3V 3.6V3.6V 0.3V3.6V 3.6V3.6V3.6V3.6V0.3VA BY0 00 11 01 11110功能表功能表真值表真值表逻辑表达式逻辑表达式 74LS00 的

22、引脚排列图 VCC 3A 3B 3Y 4A 4B 4Y 1A 1B 1Y 2A 2B 2Y GND 14 13 12 11 10 9 8 74LS20 1 2 3 4 5 6 7 VCC 2A 2B NC 2C 2D 2Y 1A 1B NC 1C 1D 1Y GND 74LS20 的引脚排列图 14 13 12 11 10 9 8 74LS00 1 2 3 4 5 6 7 74LS00内含4个2输入与非门，74LS20内含2个4输入与非门。 14 13 12 11 10 9 8 74LS04 1 2 3 4 5 6 7 VCC 4A 4Y 5A 5Y 6A 6Y 1A 1Y 2A 2Y 3A

23、3Y GND 6 反相器 74LS04 的引脚排列图 T4 A R1 3k T3 T2 T1 Y R5 100 +VCC T5 R2 750 R3 360 R4 3k TTL 反相器电路 A=0时，T2、T5截止，T3、T4导通，Y=1。A=1时，T2、T5导通，T3、T4截止，Y=0。AY TTL非门 14 13 12 11 10 9 8 74LS02 1 2 3 4 5 6 7 VCC 3Y 3B 3A 4Y 4B 4A 1Y 1B 1A 2Y 2B 3A GND 74LS02 的引脚排列图 T4 A B R1 T3 T2 T1 Y R5 +VCC T5 R2 R3 R4 T2 T1 R1

24、 TTL 或非门电路 A、B中只要有一个为1，即高电平，如A1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y0。AB0时，iB1、iB1均分别流入T1、T1发射极，使T2、T2、T5均截止，T3、T4导通，输出为高电平，即Y1。BAY TTL或非门其他其他TTL门门 OC门门OC 与非门的电路结构AB+VCCYR YABCD&OC 门线与图+VCCR Y1 Y2 T1 T2 T3 uB1为解决一般TTL与非门不能线与而设计的。A、B不全为1时，uB1=1V，T2、T3截止，Y=1。接入外接电阻R后：A、B全为1时，uB1=2.1V，T2、T3饱和导通

25、，Y=0。BAY TS门门 国标符号 T4 A R1 3k T3 T2 T1 Y R5 100 +VCC(+5V) T5 R2 750 R3 360 R4 3k A B E & EN Y E D 电路结构 B E1时，二极管D导通，T1基极和T2基极均被钳制在低电平，因而T2T5均截止，输出端开路，电路处于高阻状态。结论：电路的输出有高阻态、高电平和低电平3种状态。E0时，二极管D截止，TS门的输出状态完全取决于输入信号A、B的状态，电路输出与输入的逻辑关系和一般TTL门相同。 TS门的应用：门的应用： G1 总线 A B E 1 EN Y 1 EN 1 A E 1 EN B 1 EN

26、 1 1 EN E1 A1 1 EN E2 A2 1 EN En An (a) 多路开关 (b) 双向传输 (c) 单向总线 G1 G2 G1 G2 G2 Gn 作多路开关：E=0时，门G1使能，G2禁止，Y=A；E=1时，门G2使能，G1禁止，Y=B。信号双向传输：E=0时信号向右传送，B=A；E=1时信号向左传送，A=B 。构成数据总线：让各门的控制端轮流处于低电平，即任何时刻只让一个TSL门处于工作状态，而其余TSL门均处于高阻状态，这样总线就会轮流接受各TSL门的输出。1 1、CMOS非门非门uA+VDD+10VTPTN+VDD+10V+VDD+10VSSRONPRONN10V0V(a

27、) 电路(b) TN截止、TP导通(c) TN导通、TP截止uYuYuY（1）uA0V时，TN截止，TP导通。输出电压uYVDD10V。（2）uA10V时，TN导通，TP截止。输出电压uY0V。AY CMOS逻辑门逻辑门2 2、CMOS与非门、或非门、与门、或门、与或非门与非门、或非门、与门、或门、与或非门 CMOS与非门与非门BY+VDDATP1TN1TN2TP2BAYA、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出Y为高电平。只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。 B Y

28、 +VDD A TN1 TP2 TN2 TP1 CMOS或非门或非门BAY只要输入A、B当中有一个或全为高电平，TP1、TP2中有一个或全部截止，TN1、TN2中有一个或全部导通，输出Y为低电平。只有当A、B全为低电平时，TP1和TP2才会都导通，TN1和TN2才会都截止，输出Y才会为高电平。C+VDDTGuiuiuouoTPTNCCC(a) 电路(b) 符号CMOS 传输门传输门C0、 ，即C端为低电平（0V）、 端为高电平（VDD）时， TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。C1、 ，即C端为高电平（VDD）、 端为低电平（0V）时，TN和TP都具备了导通条件

29、，输入和输出之间相当于开关接通一样，uoui。1C0CCC 电压传输特性电压传输特性TTLTTL与非门输入电压与非门输入电压V VI I与输出电压与输出电压V VO O之间的关系曲线，即之间的关系曲线，即 V VO O = f= f（V VI I） TTL与非门的外特性与非门的外特性逻辑电路主要技术参数逻辑电路主要技术参数VoffVSHVonVSL 抗干扰能力抗干扰能力关门电平关门电平V OFF：保证输出为标准高电平保证输出为标准高电平VSH的的最大最大输入输入低低电平值电平值开门电平开门电平V ON：保证输出为标准低电平保证输出为标准低电平VSL的的最小最小输入高电平值输入高电平值低电平噪声

30、容限低电平噪声容限V NL：V NL= V OFF - VSL高电平噪声容限高电平噪声容限V NH：V NH= V SH - VON 输入特性输入特性输入电流与输入电压之间的关系曲线，即输入电流与输入电压之间的关系曲线，即II = f（VI）1. 输入短路电流输入短路电流ISD（也叫输入低电平电流（也叫输入低电平电流IIL）当当VIL = 0V时由输入端流出的电流时由输入端流出的电流mA 4 . 1K 37 . 05RVVI 1be1CCIL2. 输入漏电流输入漏电流IIH（输入高电平电流）（输入高电平电流）指一个输入端接高电平，其余输入端接低电平，经该输指一个输入端接高电平，其余输入端接低电

31、平，经该输入端流入的电流。约入端流入的电流。约10A左右左右 平均传输延迟时间平均传输延迟时间tpd导通延迟时间导通延迟时间tPHL ：输入波形上升沿的输入波形上升沿的50%幅值处到幅值处到输出波形下降沿输出波形下降沿50% 幅值处所需要的时间，幅值处所需要的时间，截止延迟时间截止延迟时间tPLH：从输从输入波形下降沿入波形下降沿50% 幅值幅值处到输出波形上升沿处到输出波形上升沿50% 幅值处所需要的时幅值处所需要的时间，间，平均传输延迟时间平均传输延迟时间tpd：2t t t PHLPLHpd TTL与非门主要参数与非门主要参数（1）输出高电平UOH：TTL与非门的一个或几个输入为低电平时

32、的输出电平。产品规范值UOH2.4V，标准高电平USH2.4V。（2）高电平输出电流IOH：输出为高电平时，提供给外接负载的最大输出电流，超过此值会使输出高电平下降。IOH表示电路的拉电流负载能力。（3）输出低电平UOL：TTL与非门的输入全为高电平时的输出电平。产品规范值UOL0.4V，标准低电平USL0.4V。（4）低电平输出电流IOL：输出为低电平时，外接负载的最大输出电流，超过此值会使输出低电平上升。IOL表示电路的灌电流负载能力。（5）扇出系数NO：指一个门电路能带同类门的最大数目，它表示门电路的带负载能力。一般TTL门电路NO8，功率驱动门的NO可达25。（6）最大工作频率fmax

33、：超过此频率电路就不能正常工作。（7）输入开门电平UON：是在额定负载下使与非门的输出电平达到标准低电平USL的输入电平。它表示使与非门开通的最小输入电平。一般TTL门电路的UON1.8V。（8）输入关门电平UOFF：使与非门的输出电平达到标准高电平USH的输入电平。它表示使与非门关断所需的最大输入电平。一般TTL门电路的UOFF0.8V。（9）高电平输入电流IIH：输入为高电平时的输入电流，也即当前级输出为高电平时，本级输入电路造成的前级拉电流。（10）低电平输入电流IIL：输入为低电平时的输出电流，也即当前级输出为低电平时，本级输入电路造成的前级灌电流。（11）平均传输时间tpd：信号通过

34、与非门时所需的平均延迟时间。在工作频率较高的数字电路中，信号经过多级传输后造成的时间延迟，会影响电路的逻辑功能。（12）空载功耗：与非门空载时电源总电流ICC与电源电压VCC的乘积。1.2逻辑代数的数学描述逻辑代数的数学描述逻辑代数的基本公式和基本定律逻辑代数的基本公式和基本定律与 运 算 ：111 001 010 000 1、常量之间的关系 2、基本公式0-1 律：AAAA10 0011AA或运算：111 101 110 000非运算：10 01互补律： 0 1AAAA等幂律：AAAAAA 双 重 否 定 律 ：AA 分别令分别令A=0及及A=1代入这些代入这些公式，即可证公式，即可证明它们

35、的正确明它们的正确性。性。 3、基本定律交换律：ABBAABBA结合律：)()()()(CBACBACBACBA分配律：)()()(CABACBACABACBA利用真值表很容易证利用真值表很容易证明这些公式的正确性。明这些公式的正确性。如证明如证明AB=BA：(A+B)(A+C)=AA+AB+AC+BC分配律分配律A(B+C)=AB+AC=A+AB+AC+BC等幂律等幂律AA=A=A(1+B+C)+BC分配律分配律A(B+C)=AB+AC=A+BC0-1律律A+1=1证明分配律：A+BC=(A+B)(A+C)证明：证明： 4、常用公式还原律：ABABAABABA)()(证 明 ：)(BAAAB

36、AA)(1BA 分配律分配律A+BC=(A+B)(A+C)互补律互补律A+A=10-1律律A1=1冗余律：CAABBCCAABBCAABCCAABBCAACAAB)(互补律互补律A+A=1分配律分配律A(B+C)=AB+AC)1 ()1 (BCACABCAAB 0-1律律A+1=1例如，已知等式 ，用函数Y=AC代替等式中的A，根据代入规则，等式仍然成立，即有： 1、代入规则：任何一个含有变量A的等式，如果将所有出现A的位置都用同一个逻辑函数代替，则等式仍然成立。这个规则称为代入规则。BAABCBABACBAC)(2、反演规则：对于任何一个逻辑表达式Y，如果将表达式中的所有“”换成“”，“”换

37、成“”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量原变量换成反变量，反变量换成原变量，那么所得到的表达式就是函数Y的反函数Y（或称补函数）。这个规则称为反演规则。EDCBAY)(EDCBAYEDCBAYEDCBAY逻辑代数的三个重要规则逻辑代数的三个重要规则3、对偶规则：对于任何一个逻辑表达式Y，如果将表达式中的所有“”换成“”，“”换成“”，“0”换成“1”，“1”换成“0”，而变量保持不变变量保持不变，则可得到的一个新的函数表达式Y，Y称为函Y的对偶函数。这个规则称为对偶规则。EDCBAY对偶规则的意义在于：如果两个函数相等，则它们的对偶函数也相等。利用对偶规则

38、,可以使要证明及要记忆的公式数目减少一半。例如：在运用反演规则和对偶规则时，必须按照逻辑运算的优先顺序进行：先算括号，接着与运算，然后或运算，最后非运算，否则容易出错。ACABCBA)()(CABABCAABABAABABA)()()(EDCBAYEDCBAYEDCBAY1.3 逻辑函数的化简逻辑函数的化简 （1）逻辑表达式：由逻辑变量和与、或、非3种运算符连接起来所构成的式子。在逻辑表达式中，等式右边的字母A、B、C、D等称为输入逻辑变量，等式左边的字母Y称为输出逻辑变量，字母上面没有非运算符的叫做原变量，有非运算符的叫做反变量。（2）逻辑函数：如果对应于输入逻辑变量A、B、C、的每一组确定

39、值，输出逻辑变量Y就有唯一确定的值，则称Y是A、B、C、的逻辑函数。记为),(CBAfY ：与普通代数不同的是，在逻辑代数中，不管是变量还是函数，其取值都只能是0或1，并且这里的0和1只表示两种不同的状态，没有数量的含义。逻辑函数及其相等概念逻辑函数及其相等概念（3）逻辑函数相等的概念：设有两个逻辑函数),( ),(21CBAgYCBAfY它们的变量都是A、B、C、，如果对应于变量A、B、C、的任何一组变量取值，Y1和Y2的值都相同，则称Y1和Y2是相等的，记为Y1=Y2。若两个逻辑函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数一定相等。因此，要证明两个逻辑函

40、数是否相等，只要分别列出它们的真值表，看看它们的真值表是否相同即可。BAAB证明等式：逻辑表达式逻辑表达式逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。函数的标准与或表达式的列写方法：将函数的真值表中那些使函数值为1的项写成一个乘积项,然后将乘积项逻辑相加，便得到函数的逻辑表达式。ABCCABBCAYA B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010011n个变量有2n个最小项，记作mi3个变量有23（8）个最小项 n个变量的逻辑函数中，包括全部全部n个变量的乘积项乘积项（每个变量必须而且只能以原变量或反变量的形式出现一

41、次）。CBACBAm0m100000101CBABCACBACBACABABC m2m3m4m5m6m7010011100101110111234567最小项二进制数十进制数编号最小项最小项0 0 1A B C0 0 0m0CBAm1m2m3m4m5m6m7CBACBABCACBACBACABABC 1 -n20iimF1000000001000000110 1 00 1 11 0 01 0 11 1 01 1 1000000000000100000010000001000000100000010000001111111三变量的最小项 最小项的性质： 同一组变量取值任意两个不同最小项的乘积乘积

42、为0。即mi mj=0 (ij) 全部全部最小项之和和为1，即120ii1mn 任意一组变量取值，只有一个只有一个最小 项的值为1，其它最小项的值均为0如果列出了函数的真值表，则只要将函数值为1的那些最小项相加，便是函数的最小项表达式。将真值表中函数值为0的那些最小项相加，便可得到反函数的最小项表达式。A B CY最小项0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101110100m0m1m2m3m4m5m6m7m1ABCm5ABCm3ABCm1ABCCBACBACBACBAmmmmmY)5 , 3 ,2, 1(5321标准积之和标准积之和(最小项最小项)表达

43、式表达式F(A、B、C)CAAB“与与或或”式式)BA)(CA(“或或与与”式式CAAB“与非与非与非与非”式式 BACA“或非或非或非或非”式式BACA“与与或或非非”式式CA AB F CAABCAAB逻辑函数表达式常用形式逻辑函数表达式常用形式1 1、五种常用表达式五种常用表达式2 2、表达式形式转换表达式形式转换一、并项法一、并项法逻辑函数的公式化简法就是运用逻辑代数的基本公式、定理和规则来化简逻辑函数。利用公式1，将两项合并为一项，并消去一个变量。BCCBCBBCCBBCAACBBCAABCY)()(1ABCBCABCAABCCBAABCCABAABCY)()(2运用摩根定律运用分配

44、律运用分配律逻辑函数的公式法化简逻辑函数的公式法化简 二、吸收法二、吸收法BAFEBCDABAY)(1BABCDBADABADBCDABADCDBAY)()(2运用摩根定律（）利用公式，消去多余的项。（）利用公式，消去多余的变量。CABCABABCBAABCBCAABY)(DCBADBACBADBACBADBACCBADCBDCACBAY)()(三、配项法三、配项法（）利用公式（），为某一项配上其所缺的变量，以便用其它方法进行化简。CACBBABBCAACBCBACBABCACBACBACBBACCBACBAACBBABACBCBBAY)()1 ()1 ()()(（）利用公式，为某项配上其所能

45、合并的项。BCACABBCAABCCBAABCCABABCBCACBACABABCY)()()(四、消去冗余项法四、消去冗余项法DCACBAADEDCACBADCADEACBAY)(1CBABFGDEACCBABY)(2利用冗余律，将冗余项消去。例例：化简函数：化简函数)()()()(GEAGCECGADBDBY解解：先求出Y的对偶函数Y，并对其进行化简。GCCEDBAEGGCCEDAGBDBY求Y的对偶函数，便得的最简或与表达式。)()(GCECDBY五、求对偶函数法五、求对偶函数法逻辑函数图形化简法逻辑函数图形化简法 卡诺图卡诺图一一、卡诺图的构成、卡诺图的构成 将逻辑函数真值表中的最小项

46、重新排列成矩阵形式，并且使，这样构成的图形就是卡诺图。二、卡诺图的特点二、卡诺图的特点卡诺图的特点是任意两个相邻的最小项在图中也是相邻的。（相邻项是指两个最小项只有一个因子互为反变量，其余因子均相同，又称为逻辑相邻项） 。 CD AB 00 01 11 10 00 m0 m1 m3 m2 01 m4 m5 m7 m6 11 m12 m13 m15 m14 10 m8 m9 m11 m10 4 变量卡诺图 每个4变量的最小项有4个最小项与它相邻最左列的最小项与最右列的相应最小项也是相邻的最上面一行的最小项与最下面一行的相应最小项也是相邻的三、最小项的卡诺图表示三、最小项的卡诺图表示 B A 0

47、1 0 m0 m1 1 m2 m3 BC A 00 01 11 10 0 m0 m1 m3 m2 1 m4 m5 m7 m6 2 变量卡诺图 3 变量卡诺图 每个2变量的最小项有两个最小项与它相邻每个3变量的最小项有3个最小项与它相邻用卡诺图表示逻辑函数用卡诺图表示逻辑函数一、逻辑函数的标准与一、逻辑函数的标准与-或式或式)7,3 ,2, 1 ,0()()(73210mmmmmmABCBCACBACBACBABCAABCCBACBACBABCABCAACCBBABCAY 如果一个与或逻辑表达式中的每一个与项都是最小项，则该逻辑表达式称为标准与-或式，也称为最小项表达式。任何一个逻辑函数都可以表

48、示成唯一的一组最小项之和的表达式。对于不是最小项表达式的与或表达式，可利用公式AA1 和A(B+C)ABBC来配项展开成最小项表达式。二、用卡诺图表示逻辑函数二、用卡诺图表示逻辑函数 （1）根据逻辑式中的变量数，画出变量的卡诺图； （2）在卡诺图上有最小项的方格内填入1，其余的方格内填入0 或不填。1 1、 用卡诺图表示逻辑函数的步骤：用卡诺图表示逻辑函数的步骤：)15,14,11, 7 , 6 , 4 , 3 , 1 (),(mDCBAYm1m3m4m6m7m11m14m15 先将函数变换为与或表达式（不必变换为最小项之和的形式），然后在卡诺图上与每一个乘积项所包含的那些最小项（该乘积项就是

49、这些最小项的公因子）相对应的方格内填入1，其余的方格内填入0。)(CBDAYCBDAY变换为与或表达式的公因子的公因子的公因子的公因子2 2、逻辑函数的卡诺图表示、逻辑函数的卡诺图表示说明：如果求得了函数的反函数，说明：如果求得了函数的反函数，则对中所包含的各个最小项，在卡诺图相则对中所包含的各个最小项，在卡诺图相应方格内填入应方格内填入0，其余方格内填入，其余方格内填入1。3 3、卡诺图的性质、卡诺图的性质（1）任何两个（21个）标1的相邻最小项，可以合并为一项，并消去一个变量（消去互为反变量的因子，保留公因子）。CBACBAABCBCADBCADCBACDBADCBACBBCDBADBA（

50、2）任何4个（22个）标1的相邻最小项，可以合并为一项，并消去2个变量。CCBAABBABACBACABCBACBA)(BBACCACACAABCCABBCACBA)(BADCDB B（3）任何8个（23个）标1的相邻最小项，可以合并为一项，并消去3个变量。 B D用卡诺图化简逻辑函数用卡诺图化简逻辑函数方法和步骤：方法和步骤： 1、画出逻辑函数的卡诺图； 2、合并卡诺图中的相邻最小项（即将卡诺图中相邻的1方格画在一个圈中） ； 3、将合并化简后的各与项进行逻辑加，便求得逻辑函数的最简与-或式。 n2基本原理：基本原理：逻辑表达式逻辑表达式或真值表或真值表卡诺图卡诺图)15,13,12,11,

51、 8 , 7 , 5 , 3(),(mDCBAY 1 1 化简示例合并最小项合并最小项圈越大越好，但每个圈中标的方格数目必须为个。同一个方格可同时画在几个圈内，但每个圈都要有新的方格，否则它就是多余的。不能漏掉任何一个标的方格。n2最简与或表达式最简与或表达式DCACDBDDCBAY ),(冗余项 2 2 3 3 将代表每个圈的乘积项相加两点说明 在有些情况下，最小项的圈法不只一种，得到的各个乘积项组成的与或表达式各不相同，哪个是最简的，要经过比较、检查才能确定。不是最简最简 在有些情况下，不同圈法得到的与或表达式都是最简形式。即一个函数的最简与或表达式不是唯一的。例例：将将F(AF(A、B

52、B、C C、D)D)ACBCADCBABDCA化为最简与非化为最简与非与非式。与非式。解：解：0100011110001110CDABAB111111B CD11 ACD ABC11AC111100000100011110001110CDAB111111111111ACADBCBDA B C化简得：化简得：CBADBADBCACF最简与非最简与非与非式为：与非式为：CBADBADBCACFFCBADBADBCAC具有无关项的逻辑函数的化简具有无关项的逻辑函数的化简 无关项：函数可以随意取值（可以为0，也可以为1）或不会出现的变量取值所对应的最小项称为无关项。1 1、逻辑函数中的无关项、逻辑函数

53、中的无关项 例如：判断一位十进制数是否为偶数。不会出现不会出现不会出现不会出现不会出现不会出现 说明 1 1 1 10 0 1 1 1 1 1 1 01 0 1 1 0 1 1 0 10 0 1 0 1 1 1 0 01 0 1 0 0 1 0 1 10 0 0 1 1 1 0 1 01 0 0 1 00 1 0 0 10 0 0 0 11 1 0 0 01 0 0 0 0Y A B C DY A B C D输入变量A，B，C，D取值为00001001时，逻辑函数Y有确定的值，根据题意，偶数时为1，奇数时为0。)8 , 6 , 4 , 2 , 0(),(mDCBAYA，B，C，D取值为1010

54、 1111的情况不会出现或不允许出现，对应的最小项属于随意项。用符号“”、“”或“d”表示。随意项之和构成的逻辑表达式叫做 随意条件或约束条件，用一个值恒为 0 的条件等式表示。0)15,14,13,12,11,10(d含有随意条件的逻辑函数可以表示成如下形式：)15,14,13,12,11,10() 8 , 6 , 4 , 2 , 0 (),(dmDCBAF2 2、利用无关项化简逻辑函数、利用无关项化简逻辑函数在化简逻辑函数时，充分利用无关项可以得到更加简单的逻辑表达式，因而其相应的逻辑电路也更简单。在化简过程中，无关项的取值可视具体情况取0或取1。具体地讲，如果随意项对化简有利，则取1；如果随意项对化简不利，则取0。不利用随意项的