半导体制造 chinese

1、2 半导体制造在电子学中半导体器件已经被使用很久了。在19世纪末期第一个固态整流器就被开发出来了。1907年发明的方铅矿晶体检波器被广泛的用来制作晶体收音机。到1947年，在充分理解半导体物理的基础上，Bardeen和Brattain都制作出了第一只双极型晶体管。1959年，Kilby制作的第一块集成电路，从此揭开了现代半导体制造时代的序幕。制造大量的可靠的半导体器件的障碍本质上来说主要是技术性而不是科学性的。对于制作材料的严苛的纯净度和精确尺寸的控制的要求使得早期的晶体管和集成电路无法发挥他们应有的潜能。早期的器件还不如说是实验室好奇心的产物。大量生产需要的是一种全新的技术，且这种技术还在不

2、断的快速进步。本章将简单的整体阐述现代集成电路生产的工艺技术。第3章讨论生产特殊型号的模拟集成电路的三种具有代表性的工艺。2.1 半导体生产集成电路通常用硅制造，一种非常普遍且分布广泛的元素。石英矿就是一整块二氧化硅，或叫做silica。普通的沙子就是由小石英颗粒组成的，所以它主要也是silica。尽管硅化物储量丰富，但硅本身不会自然生长。它是通过在电炉里人工加热silica和碳来制得的。碳和原本silica中的氧结合，留下或多或少熔融状态的硅。当它冷却时，无数微小的晶体就形成了，他们又会合成在一起形成有细密纹理的灰色固体。这种硅被称为多晶硅，因为它是由大量晶体组成的。杂质和混乱的晶体结构使这

3、冶金级别的多晶硅不适合半导体制造。冶金级别的硅能进一步提纯而产生特别纯净的半导体级别物质。净化从把天然硅转化为易挥发性化合物，通常是trichlorosilane，开始。经过反复的蒸馏后，用氢气把特别纯的trichlorosilane还原为硅。最终的产物非常纯净，但仍旧有多晶体。实用的集成电路只能用单晶物质制造，所以下一步就是生长一个适合的晶体。2.1.1. 晶体的生长晶体的生长原理非常简单和熟悉。假设在最终要蒸发的饱和溶液中加入一些糖晶体。糖晶体的作用是作为额外的糖分子沉积的种子。最后这个晶体能生长的非常大。晶体的生长即使在缺乏种子的情况下也会发生，但产物中会有混乱的小的intergrown

4、晶体。通过抑制不需要的晶核区，种子的使用能生长更大，更完美的晶体。理论上，硅晶体的生长方式和糖晶体的一致。实际上，不存在适合硅的溶剂，而且晶体必须在超过1400的熔融状态下生长。最终的晶体至少有一米长，十厘米的直径，如果他们要用在半导体工业上的话还必须有接近完美的晶体结构。这些要求使得工艺很有挑战性。通常生产半导体级别的硅晶体的方法是Czochralski工艺。这个工艺，图2.1，使用装满了半导体级别的多晶体硅的硅坩锅。电炉加热硅坩锅直到所有的硅融化。然后温度慢慢降低，一小块种子晶体被放到坩锅里。受控制的冷却使硅原子一层一层的沉积到种子晶体上。装有种子的棒缓慢的上升，所以只有生长中的晶体的低层

5、部分和熔融的硅有接触。通过这个方法，能从融化的硅中一厘米一厘米的拉出一个大的硅晶体。装有晶体的轴缓慢的旋转，保证生长的均匀性。熔融硅的大表面张力把晶体变成了圆柱形而不是棱柱。图2.1 生长硅晶体的Czochralski工艺。为了得到需要的纯度和尺寸的晶体，Czochralski工艺要求精确的控制。自动化系统控制了熔化物质的温度和晶体生长的速度。把少量的掺杂多晶硅加到熔融状态的硅中就能控制晶体中的掺杂浓度。除了故意加入的杂质，silica坩锅里的氧和加热物质中的碳会溶解到熔融状态中的硅，混合进生长中的晶体。这些杂质会很微妙的改变最终硅的电学特性。一旦晶体生长到它的最终尺寸，它就会从熔融的液体中提

6、起来，慢慢的冷却到室温。最终的单晶硅圆柱体叫做ingot。由于集成电路只是在硅晶体的表面形成，并不会穿透表面很深，所以ingot通常会被切成很多圆形的薄片，这就是wafer。每片wafer能制作出成百上千甚至上万的集成电路。Wafer越大，能制作的集成电路越多，经济成本也就越低。大多数现代工艺用150mm（6）或200mm（8）的wafer。通常长度在1到2米的ingot能产生上千片wafer。 2.1.2. wafer的制造 Wafer的制造涉及到一系列的机械工艺。Ingot两头的锥形末端会被切掉。剩下的就被磨成圆柱体，它的直径就决定了最后的wafers的尺寸。研磨后就没

7、有看得见的晶体方向标志了。晶体的方向是由实验确定的，沿着ingot的某个边会磨出一个平面。每个从它上面切下来的wafer就会有一个刻面，或flat，这样就明白无误的指出了晶体的方向。 研磨出flat后，制造商就用带钻石嘴的锯子把ingot切成wafers。这道工艺中，有大于三分之一的宝贵的硅晶体就这样变成了没用的粉尘。由于要经过切割工艺，wafers的表面都是刮痕。由于集成电路的微小的尺寸要求特别光滑的表面，因此wafer的一面必须被抛光。这道工艺开始于机械研磨结束于化学研磨。最终像镜子一样亮的表面是暗灰色的并发出硅特有的接近金属的光泽。 2.1.3. 硅的晶体结构

8、0;每片wafer是单个硅晶体的薄片。下面的水晶结构决定了打破时wafer是怎么裂开的。大多数晶体沿着原子间最薄弱的键cleavage plane裂开。比如，钻石晶体在被金属楔强烈敲击后会裂开。合适方向的敲击可以把钻石分成2半，每个都有完美的平整的表面。如果敲击的方向不对，钻石就会粉碎。硅wafer也有它独特的分裂模式，这可以用零碎的wafer和一叠纸和一支木铅笔来说明。把wafer放在记事本上，把记事本放在膝盖上。取一支木头铅笔，并把有橡皮的一端压在wafer的中央。Wafer应该裂成4或6块楔形的小块，很像派的小块（图 2.2）。裂开方式的均匀性证明了wafer是由单晶硅组成的。图2.3是

9、硅晶体的一个三维模型。在想象的立方体边界里由18个硅原子，它称为unit cell。其中的6个在立方体的6个面的中心。8个在立方体的顶点。两个背靠背的unit cell共享4个顶点原子和一个面中央原子。在所有的边上都有另外的unit cell，这样就在各个方向都拓展了晶体。图2.2 （100）和（111）硅wafer的典型裂开方式。有些wafers还有第二个更小的flat，用来说明晶体方向和掺杂。这些较小的flats没有画出来。 图2.3 钻石结构unit cell是个改进的面中央立方体结构。面中央的原子是暗灰色的。 当锯条硅ingot锯成wafer时，最后的表面方向和un

10、it cell就决定了许多wafer的特性。比如，一次切削能正好穿过unit cell的一个面或者对角穿过它。这两种切削后的原子模式不同，他们表面形成的器件的电特性也不同。然而，不是所有的穿过硅晶体的切削都肯定是不同的。因为立方体的表面互相之间是不能区分的，穿过unit cell任何面的切削看上去和穿过其他面的是一样的。换句话说，平行于任何unit立方体面的切削平面都有相似的表面。 因为很难用语言描述不同的平面，称为Miller indices的三重数字被用来分配给每个可能的穿过晶体结构的平面（附录 B）。图2.4 是最重要的两种平面方向。平行于立方体面的平面叫做（100）面，对角横

11、穿3个顶点的面叫做（111）面。硅wafer要么沿着(100)面要么沿着（111）面切。尽管还有其他切法，他们都没有商业意义。 括号中的Miller indices指出对于晶体平面的垂线的方向。比如，（100）面有一个100垂直于它的方向，（111）面有一个111垂直于它的方向。附录B讨论了Miller indices是怎么计算的并用来代表他们的不同符号的意思。图2.4 立方体晶体的（100）和（111）面plane  2.2 光刻 硅wafer仅仅是集成电路制造的第一步。剩下很多步骤是把物质沉积在wafer上或把他们蚀刻掉。有很多复杂的沉积和蚀刻技术，

12、但大多数是没有可选择性的。无选择性，或blanket，工艺会影响整个硅表面而不是部分。少数可选择性工艺太慢或太贵，对大批量的生产是无意义的。一种叫做光刻的技术可以实现可选择性的沉积或蚀刻需要的复杂图形。集成电路生产中大量使用了光刻。 2.2.1 光刻胶 光刻开始于一种称作光刻胶的感光性液体的应用。图形能被映射到光刻胶上，然后用一个developer就能做出需要的模板图案。光刻胶溶液通常被旋转式滴入wafer。如图2.5所示，wafer被装到一个每分钟能转几千转的转盘上。几滴光刻胶溶液就被滴到旋转中的wafer的中心，离心力把溶液甩到表面的所有地方。光刻胶溶液黏着在wafer

13、上形成一层均匀的薄膜。多余的溶液从旋转中的wafer上被甩掉。薄膜在几秒钟之内就缩到它最终的厚度，溶剂很快就蒸发掉了，wafer上就留下了一薄层光刻胶。最后通过烘焙去掉最后剩下的溶剂并使光刻胶变硬以便后续处理。镀过膜的wafer对特定波成的光线很敏感，特别是紫外（UV）线。相对来说他们仍旧对其他波长的，包括红，橙和黄光不太敏感。所以大多数光刻车间有特殊的黄光系统。图2.5 光刻胶溶液在旋转wafer上的应用。Electric motor  基本的光刻胶根据它在曝光时不同的化学反应分为两种。Negative resist在UV光线下聚合。未曝光的negative resist

14、 仍旧可以溶于某种溶剂，而聚合的光刻胶变得不可溶解。当wafer浸入溶液时，未曝光区就被溶解了，曝光区保持原样。另一种，positive resist在UV光线下化学分解。这些resists通常不溶解于developing溶液，但是曝光过的部分化学上已经变得可溶解了。当wafer浸入溶液后，曝光区会被冲洗掉，而未曝光区保持原样。Negative resist在development时可能会膨胀，所以工艺工程师通常喜欢用positive resists。 2.2.2. 光罩和Reticles 现代光刻依靠的一种类似于放大照片底片的投影印刷。图2.6 是简化的曝光过程。透镜系统

15、校准一个强UV光源，称为光罩的金属盘子会挡住光线。UV光穿过光罩中透明的部分和另外的透镜在wafer上形成图像。图2.6中的仪器叫做aligner，因为她必须保证mask的图像和已存在的wafer上的图案精确对准。 图2.6 简化的用aligner光罩曝光。Sensitized wafer 作为光罩底层的透明版图必须在尺寸上很稳定，否则它投影的图案和先前其他MASK投影的图案就不会对齐了。这些板子通常是含有fused silica（通常被误认为是石英）。在plate的表面上了一薄层金属后，用任何一种不同的但高精度但是很慢很费钱的方法制造光罩。光罩上的图形通常是投影到wafe

16、r上的图形的5或10倍。照相微缩把光罩上的缺陷或无规律的尺寸缩小了，所以提高了最后图像的质量。这种放大的光罩根据放大的度数不同叫做5X或10X reticle。 Reticle能用来直接在wafer上形成图案，但这么做有机械困难。Aligner能接受的光罩尺寸被机械方面比如不容易制造所需精度的大透镜所限制了。结果，大多数商业aligners用的是和wafer同尺寸的光罩。一次就能在整个wafer上形成图案的5X reticle是wafer尺寸的5倍，所以它也装不到aligner里。实用的5X或10X reticles仅仅是用来在最终的wafer图像上曝光一个小矩形部分的。为了在整个w

17、afer上复制图案，这个reticle必须沿着wafer逐步调整并在不同的位置曝光。这个工艺叫做stepping，用来step reticle的aligner叫做stepper。Stepper比普通的aligners慢且更造价高昂。 也有一种用来制造尺寸要求不特别精确的集成电路的比较快的曝光方法。Reticle是在另一块光罩而不是wafer上step的。这块光罩现在有了所需图案的1X图像。最后的光罩，叫做stepped working plate，能在整个wafer上一次整体曝光。Stepped working plates使得光刻更快费用更低廉，但是效果不如直接在wafer上ste

18、pping retilce精确。即使最小的灰尘斑点也已经大到能堵住一部分图像的传输而毁掉至少一块集成电路。在wafer fab里特别的空气过滤技术和保护性工作服都已普遍使用，但是仍旧会有一些灰尘避过这些防范措施。光罩的一边或两边通常都装有薄膜防止曝光中灰尘的干扰。透明的塑料薄膜装在环形的spacers上，它紧紧的贴在mask的表面。穿过薄膜的光线没有被聚焦，所以薄膜上的微粒不会出现在投影的图像上。薄膜也密封了mask的表面使它不受灰尘影响。 2.2.3. Patterning 曝光过的wafer会用一种合适的developer喷射，通常都是有机溶液的混合液。Develope

19、r会溶解部分resist而露出wafer的表面。沉积或蚀刻只影响这些暴露出的区域。一旦选定的工艺完成，光刻胶就能用溶液洗掉。或者，也可以用有氧环境下的反应式离子蚀刻(节2.3.2)来把光刻胶去掉。这个过程叫做ashing。 许多重要的制造工艺都要求masking层能经受高温。由于大多数实用的光刻胶都是有机化合物，很明显他们都不适合。两种普遍的高温masking物质是二氧化硅和氮化硅。适合的气体和硅表面反应就能形成这些物质。这时候就可以用光刻胶和形成图案并用蚀刻工艺在氧化层或氮化层上开洞了。现代工艺技术已经在高温沉积和扩散的masking中大量使用氧化层和氮化层。 2.3 氧

20、化物的生成和去除 硅能形成很多种氧化物，最重要的一种是二氧化硅（SiO2）。这种氧化物有很多很有价值的特性，所以硅也变成了最重要的半导体。其他半导体有更好的电特性，但只有硅能形成非常好的氧化物。只要在有氧的环境下加热就能在硅wafer表面形成二氧化硅。最终的薄膜能阻止大多数通常的溶液，但它还是能溶解在氢氟酸里。氧化薄膜是极好的电绝缘体，它不止能隔绝金属导体也能形成电容和MOS晶体管里的电介质。二氧化硅对硅工艺是如此重要，所以它被更通常的称作氧化物。 2.3.1. 氧化物的生长和沉积 生成氧化层最简单的方法是在有氧环境下加热硅wafer。如果用纯净的干氧气，最终的氧

21、化膜叫做干氧化层。图2.7 是一种典型的氧化设备。Wafer被装在叫做wafer 船的fused sillica架子上。Wafer 船被慢慢的送入电加热覆盖物包裹着的fused silica管中。随着wafer船进入加热区的中央，wafer的温度慢慢升高。氧气进入管子吹过每一个wafer的表面。在升高的温度后，氧分子最终穿过氧化层扩散到底下的硅。氧和硅反应，氧化层渐渐的更厚了。随着氧化层的增厚，氧扩散的速度越来越慢，所以生长速度随着时间降低。如表2.1所示，高温能加速氧化层的生长。晶体方向也会影响氧化速度，（111）硅氧化速度比（100）硅大的多（1 W.R.Runyan和K.E.Bean,

22、Semiconductor Integrated Circuit Processing Technology (Reading, MA:Addison-Wesley,1994), p.84ff.）一旦氧化层达到需要的厚度（随着时间和温度测量），wafer就慢慢的从炉子里退出来。 图2.7 氧化炉的简化图furnace  表2.1 在（111）硅上生长0.1m的氧化层所需的时间（2 从R.P.Donovan,”Oxidation”, in R.M.Burger和R.P.Donovan,eds.,Fundamentals of Silicon Integrated D

23、evice Technology (Englewood Clifffs, NJ: Prentice-Hall,1967),pp.41,49.计算而来） 干氧化层生长起来非常慢，但它的质量特别好因为相对来说在氧化硅界面几乎没有缺陷。这些缺陷，或者表面情况，会干扰半导体器件特别是MOS晶体管的正常工作。表面情况的密度是用一个叫做surface state charge或者Qss的参数来衡量的。生长在（100）硅上的干氧化薄膜有特别低的surface state charge，所以是MOS晶体管的理想电介质。 湿氧化层的生长方法和干氧化层的一样，但是在加热管中有蒸汽注入，加速氧化

24、。水蒸气快速通过氧化层，但水分子分解而释放出的氢会降低氧化层的质量。（3 因为湿氧化而产生的氢降低了dangling键的浓度，但也提高了fixed oxide charge。所以湿氧化和干氧化并不是像本文中写的那么简单。）湿氧化通常应用来生产没有active器件的厚field oxide层。高压的环境也能加速干氧化中氧化层的生成。 有时候要在非硅物质上生长氧化层。比如，氧化层经常作为两层金属之间的绝缘层。在这种情况下，就要用沉积氧而不是前面讨论的生长氧的方法了。沉积氧化物可以通过气态硅化物和气态氧化剂之间不同的反应制得。举例来说，硅烷气体和一氧化二氮反应能生成氮气，水蒸气和二氧化硅。

25、沉积氧化物的密度低且有很多缺陷点，所以它不适合作为MOS晶体管的电介质。不过它还是能用作多层金属导体之间的绝缘层或作为保护性的overcoats。 由于薄膜干涉的存在，氧化层看上去是明亮的。当光线穿过透明的薄膜时，入射和反射波阵面之间的破坏性干涉会吸收特定波长的光。不同的膜厚会吸收不同颜色的光。薄膜干涉使肥皂泡表面和水面上的油膜看上去是彩色的。同样它也使集成电路的微缩照片看上去是彩色的。这些不同的颜色能帮助我们区分显微镜或缩微照片里集成电路的不同区域。氧化层的大概厚度能用一张氧化物颜色表来确定（4 该表参见 W.A. Pliskin和E.E.Conrad,”Nondestructiv

26、e Determination of Thickness and Refractive Index of Transparent Films,” IBM J.Research and Development, Vol,8,1964,pp.43-51.）</P< p>2.3.2. 氧化物的去除 图2.8说明了在氧化层上刻出图形的过程。第一步在wafer上生长一薄层氧化物。接下来，滴光刻胶到旋转的wafer上。用烘焙炉去除溶液并使光刻胶变硬。光刻曝光后，用溶液洗掉曝光区域的光刻胶，露出氧化层。留下的光刻胶作为氧化层蚀刻时的mask物质。最后把光刻胶都洗去，留下刻好的氧化

27、层。 图2.8 氧化生长和去除步骤  可以用两种方法来蚀刻。湿蚀刻用溶液洗去氧化物而不是光刻胶或底下的硅。干蚀刻用反应式等离子达到同样的效果。湿蚀刻很简单，但干蚀刻能更好的做到线宽控制。 大多数湿蚀刻用的溶液是氢氟酸（HF）。这是一种很容易溶解二氧化硅的强腐蚀性物质，但它不会影响硅或有机光刻胶。蚀刻过程包括把wafer浸入有氢氟酸溶液的塑料桶里一定的时间，然后把所有的酸都冲洗掉。湿蚀刻是等方性的，因为它垂直和横向的处理速度都是一样的。图2.9A说明了酸在工作时会在光刻胶的边缘下产生sloping sidewalls。由于为了保证要有足够的时间使得所有的开

28、口的地方都完成，过蚀刻就不可避免了。只要wafer还浸在酸里，它就不断的腐蚀sidewall。不同的蚀刻条件，氧化层厚度和其他因素决定了有不同的sidewall腐蚀程度。由于这些不确定性，湿蚀刻不能满足现代半导体工艺的苛刻的线宽控制要求。 有几种不同的干蚀刻工艺。（5 反应式离子蚀刻是3种干蚀刻中的一种，其他两种是等离子蚀刻和化学蒸汽蚀刻。RIE是最有用的因为它能提供很好的各向异性的特性。参见Runyan, et al., pp.269-272.）一种称为反应式离子蚀刻（RIE），它用等离子轰击来腐蚀wafer表面。穿过低压混合气体的silent电泻放能产生高能分子，称为反应式离子。

29、蚀刻设备把这些离子以高速向下注入wafer。因为这些离子以很陡峭的角度撞击wafer，蚀刻过程中垂直方向比横向的速度快的多。反应式离子蚀刻的各向异性使sidewall就像图2.9B一样垂直。图2.10是反应式离子蚀刻设备简图。 图2.9 各向同姓的湿蚀刻（A）和各向异性的干蚀刻（B）的比较。注意湿蚀刻引起的氧化物的凹槽。 RIE系统中的蚀刻气体用的是有机卤化物，比如trichloroethane，或者和惰性气体比如氩气混合。从这些混合物里得到的反应式离子会优先攻击二氧化硅而不是光刻胶或硅。已经开发出了不同的蚀刻气体混合物，他们能各向异性的蚀刻氮化硅或硅或其他物质。 

30、;图2.10 反应式离子蚀刻设备简图现代工艺只能依靠干蚀刻来获得亚微米几何图形的精确控制。这些结构更高的封装密度和更好的性能补偿了干蚀刻的复杂性和高成本。 2.3.3. 氧化物生长和去除的其他效应 在典型的工艺处理顺序里，wafer要反复几次氧化和蚀刻才能得到masking层。这些多次的masked氧化使得硅表面非常不平坦。最终表面的不平整必须特别注意因为现代的精细的光刻有非常狭窄的field深度。如果表面不平整太厉害，想把光罩的图像定位在resist上就变得不可能了。 看一下图2.11中的wafer。平坦的硅表面已经被氧化，蚀刻后形成一系列氧化层开口（图2.11

31、A）。经过对蚀刻后的wafer热氧化形成图2.11B所示的截面图。原先去除氧化层留下的开口又快速的氧化，而已经覆盖了一层氧化层的表面氧化起来比较慢。硅表面腐蚀掉大约45的氧化物厚度的增长。（6 这个值是Pilling-Bedworth 比例，相当于2.2 的倒数：G.E.Anner,Planar Processing Primer (New York: Van Nostrand Reinhold, 1990), p.169.）原来氧化层开口下的硅比周围的硅凹下去更深。在原先氧化层开口的氧化物厚度小于周围表面的厚度，因为周围表面原来就已经有一层氧化层。氧化物厚度和硅表面深度的差别合起来产生了表面

32、中断特性，叫做oxide step。 图2.11 wafer topography上的patterened氧化效应 热氧化的生长也会影响底下硅的掺杂。如果杂质比硅更可以溶于氧化物，那么在氧化的过程中，它会从硅中迁移到氧化物中。这样硅表面就变成杂质的耗尽区。硼更好溶于氧化物而不是硅，所以它会转移到氧化物中。这个效应有时叫做boron suckup。相反的，如果杂质更容易溶于硅而不是氧化物，那么氧化硅界面会把杂质推到硅里，在表面形成一个本地的更高的掺杂水平。磷（就像砷和锑）迁移到硅中，所以随着氧化的进行，他们会聚集到表面来。这个效应有时叫做phosphorus pileup或者

33、phosphorus plow。图2.12A和图2.12B的掺杂图分别说明了boron suckup和phosphorus plow。在这两种情况中，前氧化掺杂水平是个常数，由于隔离,靠近表面的杂质浓度都是互不相关的。隔离机制的存在使设计集成器件的杂质水平更复杂。 图2.12氧化隔离机制：（A）boron suckup 和（B）phosphorus plow（7 A.S. Grove, O.Leistiko,and C.T. Sah, “Redistribution of Acceptor and Donor Impurities During Thermal Oxidation o

34、f Silicon,” J.Appl. Phys., Vol.35, #9,1964,pp.2695-2701.） 硅的掺杂也影响氧化物的生长速度。N扩散区通过叫做dopant-enhanced oxidation的过程能加速它附近的氧化物的生长。因为donor干扰了氧化物界面的原子键，引起了断层和其他的结构缺陷。这些缺陷加速了氧化和上面氧化物的生长。在长时间的热驱动和氧化之前，重掺杂的N+沉积发生的比较早时，这个效应更明显。图2.13就是N+区沉积后长时间热氧化结束后的wafer。N扩散区上的氧化层比周围地区上的氧化层厚。为了降低单位面积的电容，Dopant-enhanced ox

35、idation能用来加厚field oxide。因此深N+扩散区上的电容比轻掺杂区上的电容在它的底部和衬底之间寄生出的电容要小。</P< p> 图2.13dopant-enhanced oxidation效应 2.3.4. 硅的本地氧化（LOCOS） 称为硅的本地氧化（LOCOS）的技术能实现厚氧化层选择性生长。（8 “LOCUS: A New I.C. Technology,” Microelectronics and Reliability, Vol. 10,1971, pp.471-472）这个工艺开始于薄pad oxide的生长，它能保护

36、硅表面不受接下来的机械压力影响。（图2.14）。化学气相沉积在pad oxide的顶部产生一层氮化膜。这个氮化物被蚀刻后使该区域选择性的氧化。氮化物阻碍了氧和水分子的扩散，所以只在氮化物开口处有氧化。有些氧化剂能扩散到氮化物边缘下的一小段距离，产生了一个弯曲的过渡区域，叫做birds beak。（9 E.Bassous, H.N.Yu, and V.Maniscalco, “Topology of Silicon Structures with Recessed SiO2,” J.Electrochem. Soc, Vol. 123, #11,1976, pp.1729-1737.）一旦氧化结

37、束，氮化层就被洗掉露出蚀刻后的氧化物。 图2.14 硅的本地氧化（LOCOS）工艺。 CMOS和BiCMOS工艺用LOCOS在wafer的电惰性区域上生长厚field oxide。Field oxide没有覆盖的区域叫做moat区，因为他们在wafer上形成浅沟。后来在moat区生长的非常薄的高质量的gate oxide会成为MOS晶体管的gate电介质。 叫做Kooi effect的机制使gate oxide的生长变得复杂。（10 E.Kooi, J.G. van Lierop, and J.A.Appels, “Formation of Silicon Nit

38、ride at a Si-SiO2 Interface during Local Oxidation of Silicon and during Heat-Treatment of Oxidized Silicon in NH3 Gas,” J. Electrochem. Soc., Vol. 123, #7, 1976, pp.1117-1120.）通常LOCOS氧化中使用的水蒸气也会影响氮化物薄膜表面，产生氨水，其中的一些又会迁移到靠近pad oxide的氮化物开口附近。在那里他们和底下的硅反应形成氮化硅（图2.15）。由于这些氮化沉积物处于pad oxide的下面，即使LOCOS氮化物被

39、去除了他们仍旧还存在。即使在gate oxide生长之前去除pad oxide也不能去掉这些沉积物，因为蚀刻是对氧化物选择性的，而不是对氮化物。在gate氧化期间，残留的氮化物的作用就好像无意的LOCOS mask，降低了moat区边缘的氧化生长。在这些点的gate oxide可能不够厚来承受全工作电压。先生长一薄层氧化层再去除就能避免Kooi effect。因为氮化硅氧化缓慢，这个dummy gate oxidation 去掉了残留的氮化物并立刻提高了后来的真正的gate oxide生长的完整性。</P< p> 图2.15 在bird's beak（A）下

40、生长的氮化物引起的Kooi effect，在接下来的氧化中防止gate oxide的形成（B）。 2.4 扩散和离子注入 离散二极管和晶体管能在晶体生长的时候在硅ingot里形成结而生产出来。假设硅ingot开始的时候是P型晶体。经过短暂的生长后，通过加入控制量的磷melt被反向掺杂。继续的晶体生长会产生一个嵌入ingot的PN结。连续的反掺杂能在晶体里产生多个结，这样就能生产grown-junction晶体管。集成电路不能生长出来，因为没办法在不同的wafer区生产不同的掺杂区。即使生产简单的grown-junction晶体管都很困难，因为grown junction的厚

41、度和planarity很难控制。每个反掺杂也提升了总的掺杂浓度。硅的一些特性（比如少数载流子lifetime）和总掺杂浓度有关，而不是超过另一种杂质的过剩量。因为反复的counterdoping降低了硅的电特性。 历史上，因为更好的planar工艺而很快抛弃了grown junction工艺。这个工艺用来生产现代的集成电路和大多数的现代离散器件。图2.16说明了怎么用planar工艺在wafer上制作离散二极管。首先均匀掺杂的硅晶体被切成wafer。生长在wafer表面的氧化层被光刻和蚀刻。去除氧化层的硅接触到杂质源。Wafer在加热管中又被加热来使杂质进入硅，形成了浅的counte

42、rdoped区。完成的wafer被切成成千上万的二极管。Planar工艺不需要硅ingot的多次counterdoping，因此可以得到更精确的结深和杂质分布控制。 </P< p>图2.16 使用planar工艺制作扩散的PN结二极管。 2.4.1. 扩散 杂质原子穿越硅结构的热扩散方式和载流子扩散的方式非常相似（节1.1.3）。由于较重的杂质原子和晶体结构结合的更牢固，所以为了获得适当的扩散率需要800到1250的高温。一旦杂质进入预期的节深度，wafer就要冷却下来，杂质原子也被固定到晶体结构中。用这种方法形成的掺杂区域叫做diffusion

43、。 通常制作一个diffusion包括两个步骤：首先是沉积（或预沉积），然后是drive（或drive-in）。沉积指加热wafer，让它和外部的杂质原子源接触。其中的一些从源扩散到硅wafer的表面形成一浅层重掺杂区。然后移开外部杂质源，wafer被加热到一个更高的温度并保持一段时间。在沉积过程中引入的杂质向下运动，形成更深的但浓度降低的diffusion。如果要制作掺杂非常重的结，就不需要从wafer旁移开杂质源，沉积和接下来的drive就能合并成一个步骤。 在硅工艺中有4种广泛使用的杂质：硼，磷，砷和锑。（11 选这些杂质的原因是他们很容易离子化和溶于硅形成重掺杂di

44、ffusion。参见F.A. Trumbore, “Solid Solubilities of Impurity Elements in Germanium and Silicon,” Bell Syst. Tech. J., Vol. 39, #1, 1960, pp. 205-233.）只有硼是acceptor；其他三个都是donors。硼和磷扩散起来相对来说更快，砷和锑扩散起来就慢了很多（表2.2）。砷和锑用在要求非常慢速的扩散场合比如，要制作非常浅的结的时候。即使硼和磷在温度低于800也不扩散，必须使用特别的高温扩散炉。  表2.2 典型的微米下的结深（1020原子

45、/cm3，1016原子/cm3 background, 15分钟沉积，1小时drive）。（12 使用R.S. Muller 和 T.I. Kamins的Device Electronics for Integrated Circuits, 2nd ed.(New York: John Wiley and Sons,1986), p.85.中的扩散率计算）图2.17 是简化的典型磷扩散设备图。长的fused silica管子穿过电炉，电炉能在管子的中部产生一个非常稳定的加热区。Wafer装上wafer boat后，通过控制插入速率的机构慢慢的被推进炉子。干氧被注入装有液体氯氧化磷（POCl3，

46、通常叫做pockle）的瓶子。一小部分POCl3蒸发了，并由气流带到wafer。由POCl3分解出的磷原子扩散到氧化层，形成掺杂氧化物，它起到了沉积源的作用。当足够长时间沉积大量的杂质在硅上后，wafer撤出炉子并去除掺杂的氧化物（称为deglazing的过程）。Wafer然后装入到另一个炉子，他们被加热来驱使磷向下扩散形成需要的diffusion。如果要制作高浓度的磷diffusion，drive前的deglazing就不需要了。只要对杂质源做适当的变化，这个设备就能用来扩散4种杂质中的任何一种。 图2.17 用POCl3源的磷扩散炉简图 已经有很多其他沉积源被发明出来了

47、。气态的杂质比如乙硼烷（代替硼）或磷化氢（代替磷）可以直接注入到运送气流。放在硅wafer之间的薄氮化硼圆片能作为硼的固体沉积源。在高温氧化环境中，从这些圆片中释放出的三氧化硼会接触到周围的wafer。其他不同的spin-on glasses也被作为杂质源出售。这些含有掺杂氧化物的东西溶解于挥发性的溶剂中。当溶液被滴入wafer上后，简短的烘焙去掉溶剂，在wafer上留下掺杂氧化层。这个叫做glass的物质就作为接下来扩散的杂质源。 这些沉积方法都不特别好控制。即使使用气态源（它能被精确计量），wafer周围不均匀的气体流不可避免的产生掺杂变化。对于不非常苛刻的工艺，比如标准bipo

48、lar，这些方法都能得到很好的结果。现代CMOS和BiCMOS工艺要求比通常的沉积技术能达到的更精确的沉积程度和结深度控制。离子植入能达到需要的精度，但代价是更复杂和更昂贵的设备。 2.4.2. 扩散的其他效应 扩散的过程有很多限制。扩散只能在wafer表面进行，限制了能制造的几何图案。杂质扩散不均衡，所以最终的diffusion没有稳定的掺杂特性。接下来的高温过程继续drive先前沉积的杂质，所以在这个过程中太早形成的结在后面的步骤里被driven的更深了。杂质扩散到氧化层窗口边缘以下，扩大了diffusion的图案。由于隔离机制，diffusion和氧化互相作用，结果形

49、成耗尽区或加强表面掺杂程度。Diffusion之间甚至相互作用，因为一种掺杂的存在会影响其他的扩散速度。这些和其他复杂的因素使扩散过程远比它起初看起来的复杂的多。</P< p>扩散只能产生相对浅的结。实际的drive时间和温度把结深度限制在大约15微米。大多数diffusion还要浅的多。因为diffusion通常用oxide mask来制作图案，diffusion通常像图2.18中的截面图。杂质往各个方向扩散的速度基本一样。结在氧化层窗口下横向移动了大约结深度80的距离。（13 参见 D.P. Kennedy and R. R. OBrien, “Analysis of t

50、he Impurity Atom Distribution Near the Diffusion Mask for a Planar p-n Junction,” IBM J.of Resarch and Development, Vol. 9, 1965, pp. 179-186）这个横向的移动，叫做outdiffusion，使得最后的扩散区尺寸超过了画的氧化层窗口尺寸。由于对应于氧化物移动的位置而不是最终结的位置的薄膜干涉引起的氧化物色彩改变，outdiffusion在显微镜下是看不见的。 图2.18 典型的planar diffusion的截面图和掺杂特性。 Diff

51、usion的掺杂程度和结深度相关。忽略隔离机制，杂质浓度在表面是最高的，随着深度慢慢降低。因为最后的掺杂属性理论上能预测出来并实验检验。图2.18显示了氧化物窗口中间一点的理论掺杂属性。这个属性假设氧化物隔离仍旧可以忽视，当然不总是这样。硼的suckup可能降低表面P型扩散的掺杂，甚至产生一个轻微的反转为N型的掺杂diffusion。磷的pileup不会产生表面反转，但它仍旧可以影响表面掺杂程度。 刚才提到，扩散速度受其他掺杂种类存在的影响。考虑一个磷重掺杂的发射极扩散到硼轻掺杂的基极的NPN晶体管。发射极中高浓度的donor的存在使晶体结构扭曲而产生缺陷。这些缺陷可能迁移到表面，在

52、那里他们引起dopant-enhanced氧化。其他缺陷向下迁移，在那里他们加速了下面基极区硼的扩散。这个机制，叫做emitter push，的结果是在发射极下比周围区域有更深的基极diffusion（图2.19A）。（14 A.F. W. Willoughby, “Interactions between Sequential Dopant Diffusions in Sillicon A Review,” J.Phys. D: Appl. Phys. Vol.10, 1977,pp.455-480）由于updiffusing NBL的尾部和base diffusion有交集，diffusi

53、on下NBL的存在可能降低结深度。这个效应叫做NBL push 类似于广为人知的emitter push，即使他们底下的原理十分不同（图2.19B）。NBL push可能干扰精确diffused的电阻的layout。相似的原理加速了氧化区下杂质的扩散。氧化过程产生了defect，有些向下迁移加强了成长中的氧化物下的杂质扩散的速度。这个机制叫做oxidization-enhanced diffusion (15 K. Taniguchi, K. Kurosawa, and M. Kashiwagi, “Oxidation Enhanced Diffusion of Boron and Phosp

54、horus in (100) silicon,” J. Electrochem. Soc., Vol. 127, #10, 1980, p. 2243-2248.)。它影响所有的杂质，且它能在LOCOS区氧化物下比其他附近moat区产生更深的diffusion。（图2.19C）。 图2.19 改变扩散速度的机制包括emitter push (A), NBL push (B)，和oxidation-enhanced diffusion (C)。 即使是最复杂的计算机程序也不能总是预测实际的掺杂特性和结深度，因为有太多的交互作用发生。工艺工程师必须谨慎的实验来找到wafer上器

55、件连接的生产的方法。工艺越复杂，这些交互作用就越复杂，就更难找出一个适合的方法。由于process design耗费非常多的时间和努力，大多数公司只使用一些特定的工艺生产他们所有的产品。把新工艺步骤嵌入已存在的方法中的难度也解释了为什么工艺工程师不愿意修改他们的工艺。 2.4.3. 离子注入 由于传统扩散技术的限制性，现代工艺大量使用了离子注入。 离子注入机是一种特殊的粒子加速器，用来加速杂质原子，使他们能穿透硅晶体到达几微米的深度。（16 注入深度和注入能量有关。 本节讨论的注入涉及到的能量不超过几百keV。一些现代CMOS工艺使用multi-MeV注入来达到更深的地方（

56、510m）。离子注入不需要高温，所以一层光刻胶也能作为注入杂质的mask。注入比传统的沉积扩散有更好的杂质浓度和特性控制。但，大注入也需要相应的长注入时间。离子注入机是很复杂且昂贵的器件。许多工艺使用扩散和注入结合的方法降低总的成本。 图2.20 是离子注入机的简图。离子源提供了离子化的杂质原子，这些原子将在缩小的线性加速器的电场中被加速。Magnetic analyzer会挑出所需种类的离子，一对偏转板将扫描最终穿过wafer的离子束。整个系统都处于高真空中，所以整个设备是密封在钢housing中。 图2.20 离子注入机的简图（17 这个方案只是其中的一种；参见Anne

57、r, p. 313ff.） 一旦离子进入硅结构内，他们立刻由于和周围原子的碰撞而开始减速。每次碰撞都把运动中的离子的动能转移到固定的原子上。离子束一边快速传播一边散发出能量，因为注入以一种outdiffusion的方法展开（四散）。也有原子因为碰撞而被撞出结构，因为大量的结构损坏只有通过在适度的温度（800到900）里保持几分钟退火wafer才能修复。硅原子变成可移动的了，在注入区域边缘的未碰撞的硅晶体结构则作为晶体生长的种子。损坏从注入区朝着中央慢慢anneal out。如果接下来wafer被加热到非常高的温度，离子注入的杂质会因为热扩散而重新分布。因此，可以通过先注入所需的杂质然

58、后drive他们向下到设定的结深度来制造深的轻掺杂diffusion。离子注入的杂质的浓度和注入计量有直接的比例关系，注入计量又等于离子束电流和时间的乘积。计量可以精确监测和控制，它比传统沉积技术能提供更好的可重复性。掺杂特性由单独的离子得到的能量决定，一个叫做注入能量的量。低能量的注入是非常浅的，而高能量注入实际上完成了大多数硅表面下杂质原子注入的工作。离子注入能用来把subsurface区反转成buried layer。由于注入能量的实际限制，这些buried layer通常都非常浅。 离子注入有点各向异性。注入边缘，特别是低能量的浅注入，还不如热扩散传播的厉害。这种特点在sel

59、faligned结构的生产中极大的提高了MOS晶体管的性能。图2.21说明了离子注入生产self-aligned MOS 源/漏区的过程。一层多晶硅已经沉积，在薄gate oxide的顶部也已刻出图案。多晶硅不仅形成MOS晶体管的gate 电极而且同时作为一个注入mask。多晶硅阻止了gate电极下的注入，形成了精确对齐的源和漏区。Source和drain对gate的对齐只受限于离子束扩散时引起的小量straggle。如果没有使用self-aligned 注入，gate和source/drain之间可能发生光刻不对齐，最终的overlap 电容可能降低MOS晶体管的开关速度。 图2.

60、21 离子注入形成的self-aligned source 和drain 区 当从某个角度观察硅结构时，硅原子列之间的空隙，叫做channels，就变得可见了。只要晶体稍微转过一点点，这些就消失不见了。当垂直观察时，（100）和（111）硅表面里都能看到channel。如果离子束垂直撞击（100）或（111）表面，在散射开始前离子就能进入深层的晶体。最终的掺杂分布主要依赖于离子束入射的角度。为了避免这个难题，大多数注入机以跟wafer成大约7°的角度投射离子束。 2.5 硅沉积纯的或掺杂的硅薄膜可以在wafer的表面化学生长。表面下的本质决定了最终的薄膜是单晶还是多晶的。如果表面是曝光后的单晶硅，那么它能作为晶体生长的种子且沉积薄膜也会是单晶。如