数字电子技术课件 第三章第二节 CMOS门电路

1、第二节第二节 CMOSCMOS门电路门电路1第二节第二节 CMOSCMOS门电路门电路2一、MOS管的开关特性 1. MOS管的结构和工作原理管的结构和工作原理GSvDSviD当当vGS= 0 时，时，D-S间不导通，间不导通， iD= 0 。当当vGS vGS(th) (MOS管的管的开启电压开启电压）时，栅极下）时，栅极下面的衬底表面形成一个面的衬底表面形成一个N型反型层。这个反型层型反型层。这个反型层构成了构成了D-S间的导电沟道，有间的导电沟道，有 iD流通。流通。第二节第二节 CMOSCMOS门电路门电路3共源接法共源接法输出特性曲线输出特性曲线GS(th)V转移特性曲线转移特性曲线

2、第二节第二节 CMOSCMOS门电路门电路4输出特性曲线输出特性曲线GSGS(th)VV截止区截止区漏极和源极之间漏极和源极之间没有导电沟道，没有导电沟道，iD0。漏极特性曲线分为三漏极特性曲线分为三个工作区。个工作区。可变电阻区可变电阻区当当vGS一定时，一定时，iD与与vDS之比之比近似等于一个常数，具有类近似等于一个常数，具有类似于线性电阻的性质。似于线性电阻的性质。恒流区恒流区iD的大小基本上由的大小基本上由vGS决定，决定，vDS的变化对的变化对iD的影响很小。的影响很小。第二节第二节 CMOSCMOS门电路门电路5当当 = 并继续升高，并继续升高， ，D-S间相当于一个闭合的开关。

3、间相当于一个闭合的开关。第二节第二节 CMOSCMOS门电路门电路6CIGDSCIGDSRON第二节第二节 CMOSCMOS门电路门电路7二、CMOSCMOS反相器的电路结构和工作原理DDV1T2TIvOvSSVDiCMOS反相器的电路图反相器的电路图当当vI = VIL= 0时，时，输出为高电平输出为高电平VOH VDD 。当当vI = VIH= VDD 时，时，输出为低电平输出为低电平VOL 0。 输入与输出之间为逻辑非的关系。输入与输出之间为逻辑非的关系。CMOS反相器的静态功耗极小反相器的静态功耗极小第二节第二节 CMOSCMOS门电路门电路82. 电压传输特性电压传输特性12DDVV

4、DDVDDO12DDVvIvOVGH(th)NVGH(th)PA BCDCMOSCMOS反相器的电压传输特性反相器的电压传输特性第二节第二节 CMOSCMOS门电路门电路9CBAD12DDVDDVGS(th)NVGS(th)PVIvDiO第二节第二节 CMOSCMOS门电路门电路100IvON LVN LV N HV N HV4. 4. 输入噪声容限输入噪声容限第二节第二节 CMOSCMOS门电路门电路11反相器的静态输入、输出特性因为因为MOS管的栅极和衬底之间存在输入电容，管的栅极和衬底之间存在输入电容，绝缘介质又非常薄，极易被击穿，绝缘介质又非常薄，极易被击穿，所以必须采取保护措施。所以

5、必须采取保护措施。DDV1T2TIvOvCC400系列的输入保护电路系列的输入保护电路C1RSC2输入保护电路输入保护电路DDV1T2TIvOvC1RSC274HC系列的输入保护电路系列的输入保护电路输入保护电路输入保护电路第二节第二节 CMOSCMOS门电路门电路1274HC系列的系列的OCC400系列的系列的O第二节第二节 CMOSCMOS门电路门电路132. 2. 输出特性输出特性低电平输出特性低电平输出特性当输出为低电平时，工作状态如下图所示。当输出为低电平时，工作状态如下图所示。VDD=5V 10V15VIOLVOLOCMOSCMOS反相器的低电平输出特性反相器的低电平输出特性DDV

6、2TIHDDVVOLVD2iLROLI第二节第二节 CMOSCMOS门电路门电路14高电平输出特性高电平输出特性当输出为高电平时，工作状态如下图所示。当输出为高电平时，工作状态如下图所示。VDD=5V15VIOHVOHOCMOSCMOS反相器的高电平输出特性反相器的高电平输出特性10VVDD1T0ILVDDVOHVLROHI第二节第二节 CMOSCMOS门电路门电路15四、 CMOSCMOS反相器的动态特性tPHLtPLHOtOtvovIDDV1T2TIvOvLC一般情况下，一般情况下，tPHL、 tPLH主要是由于负载电容的充放主要是由于负载电容的充放电所产生的，为了缩短传输延迟时间，必须减

7、小负电所产生的，为了缩短传输延迟时间，必须减小负载电容和载电容和MOS管的导通电阻。管的导通电阻。第二节第二节 CMOSCMOS门电路门电路16第二节第二节 CMOSCMOS门电路门电路17第二节第二节 CMOSCMOS门电路门电路18五、其他类型的门电路在在门电路的系列产品中，门电路的系列产品中，除反相器外常用的还有：除反相器外常用的还有：与非门、或非门、与门、与非门、或非门、与门、或门、与或非门、异或门等几种。或门、与或非门、异或门等几种。第二节第二节 CMOSCMOS门电路门电路19当当A，B两个输入端全为两个输入端全为“1”时，时，T1和和T2都导通，都导通，T3和和T4都截止，都截止

8、，输出端为输出端为“0”。 当输入端有一个或全为当输入端有一个或全为“0”时，时，T1或或T2（或都）截止，（或都）截止，T3或或T4 （或（或都）导通都）导通 ，输出端输出端Y为为“1” 。（1）CMOS与非门电路与非门电路 ()YAB CMOS与非门与非门ABT3T4T2T1YVDD缺点：缺点：1. 输入端的工作状态不同时影响电压传输特性。输入端的工作状态不同时影响电压传输特性。 2. 输出的高、低电平受输入端数目的影响。输出的高、低电平受输入端数目的影响。 3. 它的输出电阻受输入状态的影响。它的输出电阻受输入状态的影响。第二节第二节 CMOSCMOS门电路门电路20当当A，B两个输入端

9、全为两个输入端全为“1”或或 其中一个为其中一个为“1”时，时，输出端为输出端为“0”。只有当输入端只有当输入端全为全为“0”时，时，输出端才为输出端才为“1”。 （2）CMOS“或非或非”门电门电路路 ()YAB BAVDDT3T4T2T1YCMOS或非门或非门存在和与非门类似的问题。存在和与非门类似的问题。第二节第二节 CMOSCMOS门电路门电路21第二节第二节 CMOSCMOS门电路门电路22用途：用途：输出缓冲输出缓冲/驱动器；输出电平的变换；驱动器；输出电平的变换；满足大功率负载电流的需要；实现线与逻辑。满足大功率负载电流的需要；实现线与逻辑。()YAB RLVDD2CC40107

10、VDD1ABVSSABY第二节第二节 CMOSCMOS门电路门电路23ABYABRLVDDY2Y1G1G2线与逻辑符号线与逻辑符号线与连接方法线与连接方法RLVDDG1ABY2G2CDY1Y12YYY() ()()ABCDABCD()YAB 第二节第二节 CMOSCMOS门电路门电路24CCDDV1T2T/IOvv/OIvvCC/IOvv/OIvvTG时，传输门导通。时，传输门导通。1,0CC0,1CC时，传输门截止。时，传输门截止。第二节第二节 CMOSCMOS门电路门电路25AYBTG1TG2AYBYAB第二节第二节 CMOSCMOS门电路门电路26LOILTGRvvRRC/IOvv/OI

11、vvTGCSW/IOvv/OIvvCSWIvOvLRC=0时开关截止。时开关截止。C=1时开关接通。时开关接通。模拟开关的导通内阻为模拟开关的导通内阻为RTG。第二节第二节 CMOSCMOS门电路门电路27时，输出呈现高阻态。时，输出呈现高阻态。1EN 0EN 时，反相器正常工作。时，反相器正常工作。ENAYEN1T2TADDVY第二节第二节 CMOSCMOS门电路门电路281EN1A1G2EN2A2GnENnAnG总总线线ENIDYOD/OIDD1G2G总总线线第二节第二节 CMOSCMOS门电路门电路29由于在由于在MOS管中存在着一些寄生电容，管中存在着一些寄生电容，因而降低了因而降低了

12、MOS管的开关速度。管的开关速度。为了减小这些寄生电容，为了减小这些寄生电容，在高速在高速MOS门电路中从工艺上做了改进。门电路中从工艺上做了改进。首先尽量减小沟道的长度，缩小整个首先尽量减小沟道的长度，缩小整个MOS管的尺寸。管的尺寸。其次采用了硅栅自对准技术减小了栅极和漏极、其次采用了硅栅自对准技术减小了栅极和漏极、栅极和源极的重叠区，使栅极和源极的重叠区，使CGD和和CGS的数值减小。的数值减小。第二节第二节 CMOSCMOS门电路门电路30用短沟道、硅栅自对准工艺生产的高速用短沟道、硅栅自对准工艺生产的高速CMOS门电路，门电路，其平均传输延迟时间小于其平均传输延迟时间小于10ns。高

13、速高速CMOS门电路的通用系列为门电路的通用系列为54HC/74HC系列。系列。该系列产品使用该系列产品使用+5V电源，电源，输出的高、低电平与输出的高、低电平与TTL电路兼容。电路兼容。如如54HC/74HC 与与54LS/74LS ，只要最后只要最后 表示的数字相同，表示的数字相同，则两种器件的逻辑功能、外形尺寸、则两种器件的逻辑功能、外形尺寸、引脚排列顺序也完全相同。引脚排列顺序也完全相同。但两种器件不能简单地互换使用。第二节第二节 CMOSCMOS门电路门电路31Bi-CMOS是双极型是双极型-CMOS(Bipolar-CMOS)电路的简称。电路的简称。这种门电路的特点是逻辑部分采用这

14、种门电路的特点是逻辑部分采用CMOS结构，结构，输出极采用双极型三极管。输出极采用双极型三极管。因此，它兼有因此，它兼有CMOS电路的低功耗，电路的低功耗， 和双极型电路低输出内阻的优点。和双极型电路低输出内阻的优点。目前目前Bi-CMOS反相器的传输延迟时间可减小到反相器的传输延迟时间可减小到1ns以下。以下。第二节第二节 CMOSCMOS门电路门电路32为防止静电电压造成的损坏，应注意以下几点：为防止静电电压造成的损坏，应注意以下几点：1）在存储和运输）在存储和运输CMOS器件时，器件时，不要使用易产生静电高压的化工材料和化纤织物包装，不要使用易产生静电高压的化工材料和化纤织物包装，最好采

15、用金属屏蔽层作包装材料。最好采用金属屏蔽层作包装材料。2）组装、调试时，应使电烙铁和其他工具、仪表、）组装、调试时，应使电烙铁和其他工具、仪表、工作台台面等良好接地。工作台台面等良好接地。操作人员的服装和手套等应选用无静电的原料制作。操作人员的服装和手套等应选用无静电的原料制作。3 3）不用的输入端不应悬空。）不用的输入端不应悬空。第二节第二节 CMOSCMOS门电路门电路33由于输入保护电路中的钳位二极管电流容量有限，由于输入保护电路中的钳位二极管电流容量有限，所以在可能出现较大输入电流的场合，所以在可能出现较大输入电流的场合，必须采取以下保护措施：必须采取以下保护措施：1）输入端接低内阻信

16、号源时，输入端接低内阻信号源时，应在输入端与信号源之间串进保护电阻，应在输入端与信号源之间串进保护电阻，保证输入保护电路中的二极管导通时电流不超过保证输入保护电路中的二极管导通时电流不超过1mA。2）输入端接有大电容时，输入端接有大电容时，应在输入端和电容之间接入保护电阻。应在输入端和电容之间接入保护电阻。3 3）输入端接长线时，应在门电路的输入端接入保护电阻。输入端接长线时，应在门电路的输入端接入保护电阻。第二节第二节 CMOSCMOS门电路门电路343. CMOS电路锁定效应的防护电路锁定效应的防护锁定效应或称为可控硅效应，锁定效应或称为可控硅效应，是是CMOS电路中的一个特有问题。电路中的一个特有问题。发生锁定效应以后往往