第十章可编程逻辑器件

1、第第1010章章 可编程逻辑器件可编程逻辑器件PROM是始于是始于1970年出现第一块可编程逻辑器件年出现第一块可编程逻辑器件PLD（Programmable Logic Device），随后可编程逻辑器件又），随后可编程逻辑器件又陆续出现了陆续出现了PLA、PAL、GAL、EPLD及现阶段的及现阶段的CPLD和和FPGA等。可编程逻辑器件的出现，不仅改变了传统的数字系等。可编程逻辑器件的出现，不仅改变了传统的数字系统设计方法，而且促进了统设计方法，而且促进了EDA技术的高速发展。技术的高速发展。EDA技术是以技术是以计算机为工具，代替人去完成数字系统设计中各种复杂的逻辑计算机为工具，代替人去

2、完成数字系统设计中各种复杂的逻辑综合、布局布线和设计仿真等工作。设计者只需用硬件描述语综合、布局布线和设计仿真等工作。设计者只需用硬件描述语言完成对系统功能的描述，就可以由计算机软件自行完成处理，言完成对系统功能的描述，就可以由计算机软件自行完成处理，得到设计结果。利用得到设计结果。利用EDA工具进行设计，可以极大地提高设计工具进行设计，可以极大地提高设计的效率。的效率。 10.1 10.1 可编程逻辑器件的基本原理可编程逻辑器件的基本原理10.1.1 可编程逻辑器件的分类可编程逻辑器件的分类 可编程逻辑器件的密度分类可编程逻辑器件的密度分类低密度可编程逻辑低密度可编程逻辑器件器件( (LDP

3、LD) )高密度可编程逻辑高密度可编程逻辑器件器件( (HDPLD) )可编程逻辑器件可编程逻辑器件(PLD)PROMPLAPALGALEPLDCPLDFPGA1 按集成密度分类按集成密度分类可编程逻辑器件从集成密度上可分为低密度可编程逻辑可编程逻辑器件从集成密度上可分为低密度可编程逻辑器件器件LDPLD和高密度可编程逻辑器件和高密度可编程逻辑器件HDPLD两类。两类。LDPLD 通常是指早期发展起来的、集成密度小于通常是指早期发展起来的、集成密度小于700门门/片左右的片左右的PLD如如ROM、PLA、PAL和和GAL等等。HDPLD包括可擦除可编程逻辑器件包括可擦除可编程逻辑器件EPLD（

4、Erasable Programmable Logic Device）、复杂可编程逻辑器件）、复杂可编程逻辑器件CPLD（Complex PLD）和）和FPGA三种，其集成密度大于三种，其集成密度大于700门门/片。如片。如Altera公司的公司的EPM9560，其密度为，其密度为12000门门/片，片，Lattice公司的公司的pLSI/ispLSI3320为为14000门门/片等。目前集成度片等。目前集成度最高的最高的HDPLD可达可达25万门万门/片以上。片以上。 2. 按编程方式分类按编程方式分类可编程逻辑器件的编程方式分为两类：一次性编程可编程逻辑器件的编程方式分为两类：一次性编程O

5、TP（One Time Programmable）器件和可多次编程）器件和可多次编程MTP（Many Time Programmable）器件。）器件。OTP器件是属于一次性使用的器件，只允许用户对器器件是属于一次性使用的器件，只允许用户对器件编程一次，编程后不能修改，其优点是可靠性与集成度高，件编程一次，编程后不能修改，其优点是可靠性与集成度高，抗干扰性强。抗干扰性强。MTP器件是属于可多次重复使用的器件，允许用户对器件是属于可多次重复使用的器件，允许用户对其进行多次编程、修改或设计，特别适合于系统样机的研制其进行多次编程、修改或设计，特别适合于系统样机的研制和初级设计者的使用。和初级设计者

6、的使用。 根据各种可编程元件的结构及编程方式，可编程逻辑器根据各种可编程元件的结构及编程方式，可编程逻辑器件通常又可以分为四类：件通常又可以分为四类： 采用一次性编程的熔丝（采用一次性编程的熔丝（Fuse）或反熔丝（）或反熔丝（Antifuse）元）元件的可编程器件，如件的可编程器件，如PROM、PAL和和EPLD等。等。 采用紫外线擦除、电可编程元件，即采用采用紫外线擦除、电可编程元件，即采用EPROM、UVCMOS工艺结构的可多次编程器件。工艺结构的可多次编程器件。 采用电擦除、电可编程元件。其中一种是采用电擦除、电可编程元件。其中一种是E2PROM，另一，另一种是采用快闪存储器单元（种是

7、采用快闪存储器单元（Flash Memory）结构的可多次编）结构的可多次编程器件。程器件。 基于静态存储器基于静态存储器SRAM结构的可多次编程器件。目前多数结构的可多次编程器件。目前多数FPGA是基于是基于SRAM结构的可编程器件。结构的可编程器件。3. 按结构特点分类按结构特点分类 PLDPLD按结构特点分为阵列型按结构特点分为阵列型PLD和现场可编程门阵列型和现场可编程门阵列型FPGA两大类。两大类。阵列型阵列型PLD的基本结构由与阵列和或阵列组成。简单的基本结构由与阵列和或阵列组成。简单PLDPLD（如（如PROMPROM、PLAPLA、PALPAL和和GALGAL等）、等）、EPL

8、DEPLD和和CPLDCPLD都属于阵列都属于阵列型型PLDPLD。 现场可编程门阵列型现场可编程门阵列型FPGA具有门阵列的结构形式，它具有门阵列的结构形式，它有许多可编程单元（或称逻辑功能块）排成阵列组成，称为有许多可编程单元（或称逻辑功能块）排成阵列组成，称为单元型单元型PLD。 10.2 10.2 可编程逻辑器件的设计技术可编程逻辑器件的设计技术 10.2.1 10.2.1 概概 述述 在在PLD没有出现之前，数字系统的传统设计往往采用没有出现之前，数字系统的传统设计往往采用“积木积木” 式的方法进行，实质上是对电路板进行设计，通式的方法进行，实质上是对电路板进行设计，通过标准集成电路

9、器件搭建成电路板来实现系统功能，即先过标准集成电路器件搭建成电路板来实现系统功能，即先由器件搭成电路板，再由电路板搭成系统。数字系统的由器件搭成电路板，再由电路板搭成系统。数字系统的“积木块积木块”就是具有固定功能的标准集成电路器件，如就是具有固定功能的标准集成电路器件，如TTL的的74/54系列、系列、CMOS的的4000/4500系列芯片和一些固系列芯片和一些固定功能的大规模集成电路等，用户只能根据需要选择合适定功能的大规模集成电路等，用户只能根据需要选择合适的集成电路器件，并按照此种器件推荐的电路搭成系统并的集成电路器件，并按照此种器件推荐的电路搭成系统并调试成功。设计中，设计者没有灵活

10、性可言，搭成的系统调试成功。设计中，设计者没有灵活性可言，搭成的系统需要的芯片种类多且数目大需要的芯片种类多且数目大。 PLD的出现，给数字系统的传统设计法带来新的变革。的出现，给数字系统的传统设计法带来新的变革。采用采用PLD进行的数字系统设计，是基于芯片的设计或称之为进行的数字系统设计，是基于芯片的设计或称之为“自底向上自底向上”（Bottom-Up）的设计，它跟传统的积木式）的设计，它跟传统的积木式设计有本质的不同。它可以直接通过设计设计有本质的不同。它可以直接通过设计PLD芯片来实现数芯片来实现数字系统功能，将原来由电路板设计完成的大部分工作放在字系统功能，将原来由电路板设计完成的大部

11、分工作放在PLD芯片的设计中进行。这种新的设计方法能够由设计者根芯片的设计中进行。这种新的设计方法能够由设计者根据实际情况和要求定义器件的内部逻辑关系和管脚，这样可据实际情况和要求定义器件的内部逻辑关系和管脚，这样可通过芯片设计实现多种数字系统功能，同时由于管脚定义的通过芯片设计实现多种数字系统功能，同时由于管脚定义的灵活性，不但大大减轻了系统设计的工作量和难度，提高了灵活性，不但大大减轻了系统设计的工作量和难度，提高了工作效率，而且还可以减少芯片数量，缩小系统体积，降低工作效率，而且还可以减少芯片数量，缩小系统体积，降低能源消耗，提高系统的稳定性和可靠性。能源消耗，提高系统的稳定性和可靠性。

12、 IEEE标准的标准的HDL（如（如VHDL 和和Verilog HDL）给）给PLD和数字系统的设计带来了更新的设计方法和理念，产生了目和数字系统的设计带来了更新的设计方法和理念，产生了目前最常用的并称之为前最常用的并称之为“自顶向下自顶向下”（Top-Down）的设计法。）的设计法。自顶向下的设计采用功能分割的方法从顶向下逐次将设计内自顶向下的设计采用功能分割的方法从顶向下逐次将设计内容进行分块和细化。在设计过程中采用层次化和模块化将使容进行分块和细化。在设计过程中采用层次化和模块化将使系统设计变得简洁和方便，其基本设计思想如图系统设计变得简洁和方便，其基本设计思想如图7.15所示。所示。

13、层次化设计是分层次、分模块地进行设计描述。描述器件总层次化设计是分层次、分模块地进行设计描述。描述器件总功能的模块放在最上层，称为顶层设计；描述器件某一部分功能的模块放在最上层，称为顶层设计；描述器件某一部分功能的模块放在下层，称为底层设计；底层模块还可以再向功能的模块放在下层，称为底层设计；底层模块还可以再向下分层，直至最后完成硬件电子系统电路的整体设计。下分层，直至最后完成硬件电子系统电路的整体设计。 系统设计系统设计模块模块A A模块模块B B模块模块C C模块模块A1模块模块A2模块模块A3模块模块B1模块模块B2模块模块B3模块模块C1模块模块C2模块模块C3“自顶向下自顶向下”设计

14、法示意图设计法示意图10.2.2 可编程逻辑器件的设计流程可编程逻辑器件的设计流程 可编程逻辑器件可编程逻辑器件的设计流程包括设计准备、的设计流程包括设计准备、设计输入、设计处理和器件编程四个步骤以及相应设计输入、设计处理和器件编程四个步骤以及相应的功能仿真、时序仿真和器件测试三个设计验证过的功能仿真、时序仿真和器件测试三个设计验证过程。程。10.2.3 在系统可编程技术在系统可编程技术在系统可编程（在系统可编程（In-System Programmable，简称简称ISP）技术是）技术是20世纪世纪80年代末年代末Lattice公司首先公司首先提出的一种先进的编程技术。在系统可编程是指对提出

15、的一种先进的编程技术。在系统可编程是指对器件、电路板或整个电子系统的逻辑功能可随时进器件、电路板或整个电子系统的逻辑功能可随时进行修改或重构的能力。支持行修改或重构的能力。支持ISP技术的可编程逻辑器技术的可编程逻辑器件称为在系统可编程器件（件称为在系统可编程器件（ISP-PLD），例如），例如Lattice公司生产的公司生产的ispLSI1000 ispLSI8000系列器系列器件属于件属于ISP-PLD。 10.2.4 边界扫描技术边界扫描技术边界扫描测试边界扫描测试BST（Boundary-Scan Testing）是针对器件密度及是针对器件密度及I/O口数增加，信号注入和测取难口数增加

16、，信号注入和测取难度越来越大而提出的一种新的测试技术。它是由联度越来越大而提出的一种新的测试技术。它是由联合测试活动组织合测试活动组织JTAG提出来的，而后提出来的，而后IEEE对此制对此制定了测试标准，称为定了测试标准，称为IEEE 1149.1 标准。边界扫描标准。边界扫描测试技术主要解决芯片的测试问题。测试技术主要解决芯片的测试问题。 10.3 10.3 可编程逻辑器件的编程与配置可编程逻辑器件的编程与配置 由于可编程逻辑器件具有在系统下载或重新配由于可编程逻辑器件具有在系统下载或重新配置功能，因此在电路设计之前就可以把其焊接在印刷置功能，因此在电路设计之前就可以把其焊接在印刷电路板上，

17、并通过电缆与计算机连接。在设计过程中，电路板上，并通过电缆与计算机连接。在设计过程中，以下载编程或配置方式来改变可编程逻辑器件的内部以下载编程或配置方式来改变可编程逻辑器件的内部逻辑关系，达到设计逻辑电路目的。逻辑关系，达到设计逻辑电路目的。目前常见的可编程逻辑器件的编程和配置工艺目前常见的可编程逻辑器件的编程和配置工艺包括基于电可擦存储单元的包括基于电可擦存储单元的E E2 2PROMPROM或或FlashFlash技术的编程技术的编程工艺、基于工艺、基于SRAMSRAM查找表的编程单元的编程工艺和基于查找表的编程单元的编程工艺和基于反熔丝编程单元的编程工艺三种。反熔丝编程单元的编程工艺三种

18、。10.3.1 CPLD的的ISP方式编程方式编程ISP方式是当系统上电并正常工作时，计算机就方式是当系统上电并正常工作时，计算机就可以通过可以通过CPLD器件拥有的器件拥有的ISP接口直接对其进行编程，接口直接对其进行编程，器件被编程后立即进入正常工作状态。器件被编程后立即进入正常工作状态。CPLD的编程和的编程和FPGA的配置可以使用专用的编的配置可以使用专用的编程设备，也可以使用下载电缆。例如用程设备，也可以使用下载电缆。例如用Altera公司的公司的ByteBlaster（MV）并行下载电缆，将）并行下载电缆，将PC机的并行打机的并行打印口与需要编程或配置的器件连接起来，在印口与需要编

19、程或配置的器件连接起来，在MAX+plusII工具软件的控制下，就可以对工具软件的控制下，就可以对Altera公司公司的多种的多种CPLD和和FPGA进行编程或配置。进行编程或配置。 JTAG接口本来是用作边界扫描测试（接口本来是用作边界扫描测试（BST）的，把它用作编程接口则可以省去专用的编程接口，的，把它用作编程接口则可以省去专用的编程接口，减少系统的引出线。减少系统的引出线。采用采用JATG模式对模式对CPLD编程下载的连线如图编程下载的连线如图7.22所示。这种连线方式既可以对所示。这种连线方式既可以对CPLD进行测试，进行测试，也可以进行编程下载。也可以进行编程下载。 CPLD编程下载连线图编程下载连线图TCKTDOTMSTDIAlteraMAX7000系列系列器件器件GNDVCC241013591k 1k 1k 由于由于ISP器件具有串行编程方式，即菊花链结器件具有串行编程方式，即菊花链结构，其特点是各片共用一套构，其特点是各片共用一套ISP编程接口，每片的编程接口，每片的SDI输入端与前一片的输入端与前一片的SDO输出端相连，最前面一输出端相连，最前面一片的片的SDI端和最后一片的端和最后一片的SDO端与端与ISP编程口相连，编程口相连，构成一个类似移位寄存器的链形结构。因此采用构成一个类似移位寄存器的链形结构。因此采用JTAG模式可以对多个模式可以对多个CPLD