第六章总线系统

1、第六章第六章 总线系统总线系统 6.1 6.1 总线的概念和结构形态总线的概念和结构形态 6.2 6.2 总线接口总线接口 6.3 6.3 总线的仲裁总线的仲裁 6.4 6.4 总线的定时和数据传送模式总线的定时和数据传送模式 6.5 HOST6.5 HOST总线和总线和PCIPCI总线总线 6.6 InfiniBand6.6 InfiniBand标准标准第六章第六章 总线系统总线系统6.1 总线的概念和结构形态6.1.1 总线的基本概念6.1.2 总线的连接方式6.1.3 总线的内部结构6.1.4 总线结构实例6.1.1 总线的基本概念总线：构成计算机系统的互连机构，是多个系统功能部件之间进

2、行数据传送的公共通路。总线支持不同部件之间的地址、数据、控制三类信息的传送。一个单处理器系统中的总线，大致分为三类：一个单处理器系统中的总线，大致分为三类： u内部总线内部总线 CPU内，连接各寄存器及运算器。内，连接各寄存器及运算器。u系统总线系统总线 连接连接CPU与存储器、与存储器、I/O通道等。通道等。uI/O总线总线 连接各连接各I/O设备。设备。1. 总线的特性物理特性指物理连接方式的规定。如总线的根数、插头插座的形状和尺寸等。功能特性指总线中每一根的功能。如它是数据、地址，还是控制线？功能特性中，如果描述了功能特性中，如果描述了n根地址线，则可直接访存根地址线，则可直接访存的地址

3、范围为的地址范围为0(2n1)。物理特性物理特性功能特性功能特性电气特性电气特性时间特性时间特性1. 总线的特性(续)电气特性规定每根线上信号的传递方向和有效电平范围。从CPU发出的信号，称输出信号(OUT)；送入CPU的信号，称输入信号(IN)。数据线可传送双向信号，地址、控制线只单向传送信号。1. 总线的特性(续)时间特性规定每根线上的信号什么时间有效。访存时地址、控制、数据信号的时序关系2. 系统总线的标准化PC中，系统总线布设在主板上。为什么主板能支持很多厂家的显卡？原因是，系统总线是按标准制作的。总线标准规定总线的物理特性、功能特性、电气特性和时间特性。微机中的标准总线：ISA总线

4、、 EISA总线、 VESA总线、 PCI总线。总线的主要参数 1.总线的带宽 （MB/s）一定时间内总线上可传送的数据量2.总线的位宽 总线能同时传送的数据位数。 即我们常说的32位、64位等总线宽度的概念。3.总线的工作时钟频率 （MHz）总线的时钟频率时钟周期11Tf总线带宽总线传输数据的速度。单位：MB/s例：(1)某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，则总线带宽是多少? (2)如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，则总线带宽是多少? 解：（1）带宽= =4f =4B33106 /s =

5、132MB/s。 (2) 带宽=64f =8B66106 /s = 528MB/s。T46.1.2 总线的连接方式I/O设备的种类有很多。键盘、鼠标、软盘、硬盘、显示器等。I/O设备的结构、数据传送速度都有差别。I/O设备直接连到总线是不可以的。适配器(又称接口)可使CPU、设备分别以自己的速度工作；完成CPU与设备的数据传送和控制。单机系统中总线结构的两种基本类型：单总线和多总线。 单总线结构CPU主存主存I/O接口接口I/O接口接口各部件公用同一个总线；各部件公用同一个总线；任何时刻，只允许任何时刻，只允许一对一对部件进行数据传送；部件进行数据传送；主存和主存和IOIO设备设备统一统一编址

6、；编址；如果如果IOIO设备可指定地址，则可不经设备可指定地址，则可不经CPUCPU访存，这叫访存，这叫DMADMA。一个部件要发起数据传送，必须一个部件要发起数据传送，必须先获得先获得总线控制权。总线控制权。play多总线：在CPU、主存、I/O之间互联采用多条总线。 图6.2 多总线结构CPU和和cache之间之间采用高速采用高速的的CPU总总线线 。主存连在系主存连在系统总线上统总线上高速总线上可以连接高速高速总线上可以连接高速LAN（100Mb/s局域网）、视局域网）、视频接口、图形接口、频接口、图形接口、SCSI接接口（支持本地磁盘和其他外口（支持本地磁盘和其他外设）、设）、Fire

7、wire接口（支持大接口（支持大容量容量I/O设备）设备）高速总线通过高速总线通过扩扩充总线接口充总线接口与扩与扩充总线相连，扩充总线相连，扩充总线上可以连充总线上可以连接串行方式工作接串行方式工作的的I/O设备设备通过桥通过桥CPU总线、系统总线和高速总线彼此相连。桥实质总线、系统总线和高速总线彼此相连。桥实质上是一种具有缓冲、转换、控制功能的逻辑电路上是一种具有缓冲、转换、控制功能的逻辑电路6.1.4 总线的内部结构早期的单总线可看作CPU引脚的延伸。CPU存储器存储器输入设备输入设备接接 口口输出设备输出设备接接 口口驱动驱动地址地址数据数据控制控制“CPU引脚延伸”的缺陷 CPU是总线

8、控制的主角; 现在接口中增加DMA控制器，但仍无法支持多个CPU的系统； 总线与CPU引脚相关，通用性差。现代的总线观CPU-cache模块模块 中断与同步总线中断与同步总线( (中断请求与认可中断请求与认可) )存储器存储器模块模块I/O适配器适配器总线总线控制器控制器仲裁总线仲裁总线( (总线请求与授权总线请求与授权) ) 数据传送总线数据传送总线( (地址、数据、控制线地址、数据、控制线) ) 公用线公用线( (时钟、电源、地、复位等时钟、电源、地、复位等) )主板主板追求与结构、CPU、技术无关的开发标准 完成几个总线完成几个总线请求者之间的请求者之间的协调与仲裁协调与仲裁 奔腾PC主

9、板北桥北桥南桥南桥6.2 总线接口6.2.1 信息的传送方式6.2.2 接口的基本概念6.2.1 信息的传送方式位信息的表示方法用持续的高电位（或低电位）表示1（或0）；3.5V5V 10 1.2V 0用有（或无）脉冲表示1（或0）。 位传送周期106.2.1 信息的传送方式(续)信息传送的三种方式串行传送沿一根线，用“有无脉冲”顺序地传送数据的各个位。并行传送用一组线，各位同时沿不同的线传送。分时传送不同性质或不同部件的二进制数在不同的总线周期里传送。 串行传送并-串变换串-并变换0000010100000101T1T8T2T3T4T5T6T7低位低位高位高位10010000时间时间 并行传

10、送发送部件接收部件00000101低位低位高位高位电位表示；比串行传送快；电位表示；比串行传送快；主板总线一般采用并行传送。主板总线一般采用并行传送。 分时传送8088CPU锁存器地址总线地址总线总线接口数据总线数据总线先发地址，后发数据先发地址，后发数据两种概念：两种概念： 总线复用方式总线复用方式，某个传输线上既传送地址信息，又传送数据信息。，某个传输线上既传送地址信息，又传送数据信息。 共享总线的部件分时使用总线共享总线的部件分时使用总线6.2.2 接口的基本概念接口是CPU、内存、外设与总线之间的转换器。内存、外设有自己的控制器。要连到总线上，还需要接口（电路）。图6.7 外围设备的连

11、接方法接口的功能控制接收总线传来的控制信息，向控制器发指示。缓冲缓冲总线传来的数据，或部件传来的数据。状态保存部件的工作状态，供其他部件查询。转换数据转换。例如并行数据与串行数据的转换。整理程序中断外设请求CPU服务时，接口发出中断请求。接口的“两面性”与系统总线的“一面”；一般是并行传送。与外设控制器的“一面”。也采用并行传送时，称接口为并行数据接口；采用串行传送时，称接口为串行数据接口。例：串行传送时，每秒传送的位数称波特率。若数据传送速率为120字符/秒，每字符包含10位（1个起始位、8个数据位和1个停止位）。计算波特率，以及位传送周期。解：波特率为10位120字符/秒1200波特。 位

12、传送周期为1/1200 0.000833（秒）。1 12 26 64 45 53 38 87 71 12 2起始位 数据位 停止位 起始位6.3 总线仲裁、定时和数据传送模式对于总线的两个部件，一个为主方，另一个为从方。只有主方有权启动一个总线周期，从方只能响应主方的请求。当多个可作主方的设备请求总线控制，谁优先？公平策略例，多CPU系统中，CPU之间是平等的。优先级策略I/O设备之间一般有不同的总线请求优先级。主方持续控制总线的时间，称为总线占用期。总线的仲裁方式分为集中式仲裁和分布式仲裁两类。什么是集中式仲裁？总线仲裁部件 中央仲裁器每个功能模块有两根线连到中央仲裁器。送仲裁器的总线请求线

13、（BR, Bus Request）;仲裁器送来的总线授权线（BG，Bus Grant）。实现方案链式查询方式；计数器定时查询方式；独立请求方式。链式查询方式 BS（Bus State）1时，总线正被某设备使用。时，总线正被某设备使用。 有一个接口使有一个接口使BR为为1且且BS为为0时，仲裁器置时，仲裁器置BG为为1。 接口发现接口发现BG为为1，置，置BS为为1，撤消，撤消BR，不再传递，不再传递BG。优点：优点：BGBG线只有一根。线只有一根。缺点：接口优先级固定；故障敏感；优先级低的接口可能缺点：接口优先级固定；故障敏感；优先级低的接口可能长期长期无法使用总线。无法使用总线。计数器定时查

14、询方式BRBR为为1 1且且BSBS为为0 0时，仲裁器的计数器开始计数，并从时，仲裁器的计数器开始计数，并从“设备设备地址地址”发出计数值；接口发现设备地址与自己的相同时，发出计数值；接口发现设备地址与自己的相同时，置置BSBS为为1 1，撤消，撤消BRBR。仲裁器发现。仲裁器发现BSBS为为1 1，停止计数。，停止计数。计数初值为计数初值为0 0；初值为上次停止值；允许程序设置初值。；初值为上次停止值；允许程序设置初值。独立请求方式响应时间快；优先次序的控制比较灵活；还可屏蔽某些设备的请求。响应时间快；优先次序的控制比较灵活；还可屏蔽某些设备的请求。在单在单CPU系统中，中央仲裁器又称总线

15、控制器，属于系统中，中央仲裁器又称总线控制器，属于CPU一部分。一部分。什么是分布式仲裁？没有中央仲裁器；每个潜在的主方都有仲裁器；共用一个“仲裁总线”；有总线请求时，将自己仲裁器的编号放在“仲裁总线”上；发现自己的编号小，则撤消自己的编号；最后，获胜者的编号留在“仲裁总线”上。集中式仲裁总线仲裁部件 中央仲裁器分布式仲裁没有中央仲裁器；每个潜在的主方都有仲裁器；总线的定时总线的一次信息传送，大致分5个阶段：请求总线；总线仲裁；寻址（即发送地址到地址总线）；信息传送（即发送数据到数据总线）；状态返回（或错误报告）。主方和从方的动作有时序关系。规定事件出现在总线上的时序关系，称总线定时。总线定时

16、总线定时是总线系统的又一核心问题。主方、从方的操作必须制订定时协议 。 通常采用同步定时与异步定时两种方式。在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定，总线周期的长度是固定的。在异步定时协议中，后一事件出现在总线上的时刻取决于前一事件的出现，建立在应答式或互锁机制基础上，不需要统一的公共时钟信号。在异步定时中，总线周期的长度是可变的。总线的数据传送模式读、写操作 主方与从方间的数据传送。块传送操作给出块的起始地址，顺序读(写)多个数据。例：CPU-存储器之间的猝发式传送。“写后读”、“读后写”操作给出地址后，先写入后读出，用于校验。给出地址后，先读出后写入，用于共享资源的保护

17、。广播、广集操作广播：主方向多个从方传送数据（写）；广集：多个从方向主方传送数据（读），例：检测中断源。多总线结构的示意图HOST总线总线PCI总线总线LAGACY总线总线“宿主宿主”总线，总线，也称也称CPUCPU总线、总线、系统总线、主系统总线、主存总线存总线连接各种高速的连接各种高速的PCIPCI设设备备 。使用。使用PCI/PCIPCI/PCI桥或桥或HOST/PCIHOST/PCI桥，系统中可桥，系统中可包含多个包含多个PCIPCI总线。总线。ISAISA，EISAEISA，MCAMCA等性等性能较低的传统总线，能较低的传统总线，支持中低速支持中低速I/OI/O设备设备 桥连接两条总

18、线，使彼此间相互通信。 HOSTHOST桥是桥是PCIPCI总线控制总线控制器，含有中央仲裁器器，含有中央仲裁器 PCI总线PCI是与CPU无关的外围总线。连接到PCI总线的设备，称PCI设备。使用PCI/PCI桥或HOST/PCI桥，系统中可包含多个PCI总线。总线定时方式采用同步时序协议。总线仲裁方式采用集中式仲裁。PCI总线的基本传输机制是猝发式传送。本章小结总线是构成计算机系统的互连机构，是多个系统功能部件之间进行数据传送的公共通道，并在争用资源的基础上进行工作。总线有物理特性、功能特性、电气特性、时间特性，因此必须标准化。微型计算机系统的标准总线从ISA总线、EISA总线、VESA总线发展到PCI总线。衡量总线性能的重要指标是总线带宽，它定义为总线本身所能达到的最高传输速率。计算机系统中，总线传输信息可采用并行传送、 串行传送和复用传送。各种外围设备必须通过“接口”与总线相连。接口在两个功能部件间起着缓冲器和转换器的作用，以便实现彼此之间的信息传送。总线仲裁是总线系统的核心问题之一。总线仲裁部件通过