第八章-可编程逻辑器件

1、第八章第八章 可编程逻辑器件可编程逻辑器件第八章第八章 可编程逻辑器件可编程逻辑器件 （PLD, Programmable Logic DevicePLD, Programmable Logic Device）数字系统8.1 8.1 概述概述一、一、PLDPLD的基本特点的基本特点1. 1. 数字集成电路从功能上有分为通用型、专用型两大类数字集成电路从功能上有分为通用型、专用型两大类2. PLD2. PLD的特点：是一种按通用器件来生产，但逻辑功能是的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的由用户通过对器件编程来设定的二、二、PLDPLD的分类的分类PROMPRO

2、M是最早的是最早的PLDPLD1.1.FPLA FPLA 现场可编程逻辑阵列现场可编程逻辑阵列2.2.PALPAL 可编程阵列逻辑可编程阵列逻辑3.3.GALGAL 通用阵列逻辑通用阵列逻辑4.4.EPLDEPLD 可擦除的可编程逻辑器件可擦除的可编程逻辑器件5.5.FPGAFPGA 现场可编程门阵列现场可编程门阵列6.6.ISP-PLDISP-PLD 在系统可编程的在系统可编程的PLDPLD三、三、LSILSI中用的逻辑图符号中用的逻辑图符号8.2 8.2 现场可编程逻辑阵列（现场可编程逻辑阵列（FPLAFPLA）可编程的与逻辑阵列可编程的与逻辑阵列结构：结构：可编程的或逻辑阵列可编程的或逻

3、辑阵列输出缓冲器输出缓冲器 Y3=ABCD+ABCDY2=AC+BDY1=A BY0=C D异或输出结构异或输出结构XOR=0时，Y与 S同相。XOR=1时，Y与 S反相。时序逻辑型时序逻辑型FPLAFPLA电路结构电路结构8.38.3可编程阵列逻辑（可编程阵列逻辑（PALPAL）8.3.1 PAL8.3.1 PAL的基本电路结构的基本电路结构可编程的与可编程的与 逻辑阵列逻辑阵列固定的或固定的或 逻辑阵列逻辑阵列编程单元出厂时，所有的交叉点均有熔丝编程单元出厂时，所有的交叉点均有熔丝例：例：Y1=I1I2I3+I2I3I4+I1I3I4+I1I2I4Y2=I1I2+ I2I3+ I3I4+

4、I1I4Y3=I1I2+ I1I2Y4=I1I2+ I1I28.3.2 8.3.2 几种输出电路结构和反馈形式几种输出电路结构和反馈形式1.1.专用输出结构专用输出结构特点：特点： 所有设置的输所有设置的输出端只能用作输出出端只能用作输出使用使用 用来产生组合用来产生组合逻辑函数逻辑函数2.2.可编程输入可编程输入/ /输出结构输出结构特点：输出端是一个具有可编程控制端的三态缓冲器，特点：输出端是一个具有可编程控制端的三态缓冲器， 控制端由与逻辑阵列的一个乘积项给出。控制端由与逻辑阵列的一个乘积项给出。输出端又经一个互补输出的缓冲器反馈到与逻辑输出端又经一个互补输出的缓冲器反馈到与逻辑 阵列上

5、阵列上当当I I1 1I I2 21 1时，时，I/0I/01 1处于输出工作状态。处于输出工作状态。G G2 2处于高阻态，处于高阻态，I/0I/02 2作为变量输入端使用。作为变量输入端使用。2.2.可编程输入可编程输入/ /输出结构输出结构带有带有异或门的异或门的可编程输入可编程输入/ /输出结构输出结构特点：输出端是一个具有可编程控制端的三态缓冲器，特点：输出端是一个具有可编程控制端的三态缓冲器， 控制端由与逻辑阵列的一个乘积项给出。控制端由与逻辑阵列的一个乘积项给出。输出端又经一个互补输出的缓冲器反馈到与逻辑输出端又经一个互补输出的缓冲器反馈到与逻辑 阵列上阵列上XOR=0XOR=0

6、时，时，Y Y与与S S同相，同相，XOR=1XOR=1时，时，Y Y与与S S反相。反相。用途用途：组合逻辑电路组合逻辑电路，3.3.寄存器输出结构寄存器输出结构特点：在输出三态缓冲器和与或逻辑阵列的输出之间串进特点：在输出三态缓冲器和与或逻辑阵列的输出之间串进 了由了由D D触发器组成的寄存器。同时，触发器的状态以经过触发器组成的寄存器。同时，触发器的状态以经过 互补输出的缓冲器反馈到与逻辑阵列的输入端。不仅可以互补输出的缓冲器反馈到与逻辑阵列的输入端。不仅可以 存储与或逻辑阵列输出的状态存储与或逻辑阵列输出的状态，而且能，而且能很方便地组成很方便地组成 各种时序逻辑电路。各种时序逻辑电路

7、。4.4.异或输出结构异或输出结构特点：不仅便于对与或逻辑阵列输出的函数特点：不仅便于对与或逻辑阵列输出的函数求反求反，还可，还可 以实现对寄存器状态进行以实现对寄存器状态进行保持保持的操作。的操作。5.5.运算选通反馈结构运算选通反馈结构特点特点：通过对与逻辑阵列的编程，能产生：通过对与逻辑阵列的编程，能产生A A和和B B的的1616种种 算术运算和逻辑运算结果算术运算和逻辑运算结果特点：通过对与逻辑阵列的编程，能产生特点：通过对与逻辑阵列的编程，能产生A A和和B B的的1616种种 算术运算和逻辑运算结果算术运算和逻辑运算结果如图：如图：8.4 8.4 通用逻辑阵列通用逻辑阵列 GAL

8、GAL8.4.1 8.4.1 电路结构电路结构编程单元采用编程单元采用E E2 2CMOS CMOS 可改写可改写可编程可编程“与与”阵列阵列固定固定“或或”阵列阵列可编程输出电路可编程输出电路OLMCGAL16V88.4.2 8.4.2 OLMC数据选择器数据选择器8.5 8.5 可擦除的可编程逻辑阵列可擦除的可编程逻辑阵列EPLDEPLD一、结构特点一、结构特点“与与- -或或”阵列（阵列（PALPAL） + OLMC+ OLMC二、采用二、采用EPROMEPROM工艺工艺 集成度提高集成度提高一、基本结构一、基本结构1. IOB1. IOB2. CLB2. CLB3. 3. 互连资源互连

9、资源4. SRAM4. SRAM1. IOB1. IOB可以设置为输入可以设置为输入/ /输出；输出；输入时可设置为：同步（经触发器）输入时可设置为：同步（经触发器） 异步（不经触发器）异步（不经触发器）本身包含了组合电路和触发器，可构成小的时序电路本身包含了组合电路和触发器，可构成小的时序电路将许多将许多CLB组合起来，可形成大系统组合起来，可形成大系统2 CLB2 CLB3. 3. 互连资源互连资源二、编程数据的装载二、编程数据的装载1. 数据可先放在数据可先放在EPROM或或PC机中机中2. 通电后，自行启动通电后，自行启动FPGA内部的内部的一个时序控制逻辑电路，将在一个时序控制逻辑电

10、路，将在EPROM中存放的数据读入中存放的数据读入FPGA的的SRAM中中3. “装载装载”结束后，进入编程设定结束后，进入编程设定的工作状态的工作状态每次停电后，每次停电后，SRAMSRAM中数据消失中数据消失下次工作仍需重新装载下次工作仍需重新装载8.8 8.8 在系统可编程通用数字开关（在系统可编程通用数字开关（ispGDSispGDS）ispGDS22ispGDS22的结构框图的结构框图8.9 PLD8.9 PLD的编程的编程以上各种以上各种PLDPLD均需离线进行编程操作，使用开发系统均需离线进行编程操作，使用开发系统一、开发系统一、开发系统1.1. 硬件：计算机硬件：计算机+ +编程器编程器2.2. 软件：开发环境（软件平台）软件：开发环境（软件平台） VHDL, VerilogVHDL, Verilog二、步骤二、步骤 抽象（系统设计采用抽象（系统设计采用Top-DownTop-Down的设计方法）的设计方法） 选定选定PLDPLD 选定开发系统选定开发系统 编写源程序（或输入文件）编写源程序（或输入文件） 调试，运行仿真，产生下载文件调试，