数字集成电路课件学习教案

1、会计学1数字数字(shz)集成电路课件集成电路课件第一页，共82页。1.组合组合(zh)逻辑电路概念逻辑电路概念输入输入(shr)：逻辑关系：逻辑关系：Li = Fi (X0，X2，、Xn) i = (0、1、，、，2、m)2.组合逻辑电路的结构组合逻辑电路的结构(jigu)特点特点 电路由逻辑门构成，不含记忆元件电路由逻辑门构成，不含记忆元件输出：输出：X0、X2、XnL0、L2、Lm3.1.13.1.1组合逻辑电路的定义和特点组合逻辑电路的定义和特点 组合逻辑电路任一时刻的输出仅仅取决于组合逻辑电路任一时刻的输出仅仅取决于该时刻的输入该时刻的输入，而与，而与过去的输入无关。过去的输入无关。

2、LmXnX0L0组合逻组合逻辑电辑电 路路第2页/共82页第二页，共82页。3.1.2 3.1.2 组合组合(zh)(zh)逻辑电路的逻辑电路的分析方法分析方法1. 任务：已知逻辑电路任务：已知逻辑电路(lu j din l)，分析其，分析其逻辑功能逻辑功能写写函函数数表表达达式式真真值值表表描描述述电电路路功功能能已已知知组组合合电电路路2. 分析分析(fnx)步骤步骤第3页/共82页第三页，共82页。结论：电路结论：电路(dinl)为少数服为少数服从多数电路从多数电路(dinl)， 称表决电路称表决电路(dinl)。解：（解：（1）逻辑）逻辑(lu j)表达式表达式（2）列真值表）列真值表

3、A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1BCACABF （3）分析）分析(fnx)电路的逻辑功能电路的逻辑功能多数输入变量为多数输入变量为1，输出，输出F为为1；BCACAB 例例1：分析如图所示电路的逻辑功能。：分析如图所示电路的逻辑功能。3.1.2 3.1.2 组合逻辑电路的分析方法组合逻辑电路的分析方法第4页/共82页第四页，共82页。例例2 2：试分析：试分析(fnx)(fnx)图示逻辑电路的功能。图示逻辑电路的功能。（2）列真值表）列真值表010BBG121BBG232BBG33BG 解：（解：（1

4、）写表达式）写表达式3.1.2 3.1.2 组合组合(zh)(zh)逻辑电路的分析逻辑电路的分析方法方法第5页/共82页第五页，共82页。二进制码二进制码格雷码格雷码 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0

5、1 0 0 1 1 1 1 1 1 0 0 0（2） 列真值表列真值表二进制码至格雷码的转换二进制码至格雷码的转换(zhunhun)电路。电路。B3B2B1B0G3G2G1G00 0 0 00 0 0 0（3 3）逻辑）逻辑(lu j)(lu j)功能功能（1 1）表达式）表达式010BBG121BBG232BBG33BG 3.1.2 3.1.2 组合组合(zh)(zh)逻辑电路的分逻辑电路的分析方法析方法第6页/共82页第六页，共82页。1.1.任务：根据实际逻辑问题，设计实现任务：根据实际逻辑问题，设计实现(shxin)(shxin)其功能的逻辑电路其功能的逻辑电路. .列真列真值值表表简

6、简化化函函数数式式画画逻逻辑辑图图实实际际逻逻辑辑问问题题公式公式(gngsh)(gngsh)法法图形法图形法表达式变换表达式变换根据设计所用根据设计所用芯片要求芯片要求2.2.设计步骤：设计步骤：第7页/共82页第七页，共82页。例例1在举重比赛中，有在举重比赛中，有3名裁判，其中名裁判，其中(qzhng)1名为主裁判。当有两名以上裁判（其中名为主裁判。当有两名以上裁判（其中(qzhng)必须有必须有1名主裁判）认为运动员举杠铃合格，就按动电钮，可发出成绩有效的信号。请设计该组合逻辑电路。名主裁判）认为运动员举杠铃合格，就按动电钮，可发出成绩有效的信号。请设计该组合逻辑电路。（1）作出逻辑）

7、作出逻辑(lu j)规定：规定：输入输入(shr)：合格为：合格为1，不合格为，不合格为0输出：成绩有效为输出：成绩有效为1，无效为，无效为0 （2）列出真值表）列出真值表 A B C Y 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 00000111 ABAC（3 3）求逻辑函数表达式）求逻辑函数表达式Y=AB+AC3.1.3 3.1.3 组合逻辑电路的设计方法组合逻辑电路的设计方法第8页/共82页第八页，共82页。（4）画出逻辑电路）画出逻辑电路(lu j din l)图图 （5）化成）化成(hu chn)与非与非-与非式与非式ACABACABY3.1.

8、3 3.1.3 组合逻辑电路的设计组合逻辑电路的设计(shj)(shj)方法方法第9页/共82页第九页，共82页。例例2：L1和和L2都是逻辑变量都是逻辑变量(binling)A、B、C、D的函数，即的函数，即L1=F1（A，B，C，D）=m（4，5，7，12，13，15） L2=F2（A，B，C，D）=m（4，6，7，12，14，15） 试用(shyng)与非门实现L1和L2的电路。 解：方案解：方案(fng n)一：一：L1和和L2采用如图所示的卡诺图进行化简采用如图所示的卡诺图进行化简BDCBBDCBL1BCDBBCDBL2第10页/共82页第十页，共82页。方案二：方案二：L1和和L2

9、采用采用(ciyng)如图所示的卡诺图进行化简如图所示的卡诺图进行化简BCDCBBCDCBL1BCDDBBCDDBL2第11页/共82页第十一页，共82页。 对于具有(jyu)多个输出变量的组合逻辑电路设计，不应该单纯追求每个输出与-或表达式最简，而应该在各个输出与-或表达式中尽可能多用公共项，达到整体最简的目的。3.1.3 3.1.3 组合逻辑电路组合逻辑电路(lu j (lu j din l)din l)的设计方法的设计方法第12页/共82页第十二页，共82页。竞争、冒险竞争、冒险(mo xin)(mo xin)及其及其产生原因产生原因冒险现象的消冒险现象的消除除第13页/共82页第十三页

10、，共82页。tpd在输出端产生尖峰在输出端产生尖峰(jin fn)干扰干扰第14页/共82页第十四页，共82页。在输出在输出(shch)端产生尖端产生尖峰干扰峰干扰竞争竞争(jngzhng)：冒险冒险(mo xin)：信号经由不同的途径到达某一会合点的时间有先有后信号经由不同的途径到达某一会合点的时间有先有后由于竞争而引起电路输出发生瞬间错误现象。由于竞争而引起电路输出发生瞬间错误现象。3.2.13.2.1竞争、冒险及其产生原因竞争、冒险及其产生原因第15页/共82页第十五页，共82页。代数代数(dish)法法当函数表达式可以当函数表达式可以(ky)(ky)化成：化成：AAFAAF即含有互补变

11、量，即含有互补变量，A变量变化可能引起冒险。变量变化可能引起冒险。卡诺图法卡诺图法ABC0100011110 000 0 1 1 11如函数卡诺图上有包围圈相切，且相切处又无其他圈包含，则可能有险象。如函数卡诺图上有包围圈相切，且相切处又无其他圈包含，则可能有险象。第16页/共82页第十六页，共82页。1. 1. 利用利用(lyng)(lyng)冗余项冗余项只要在卡诺图两圈相切处增加只要在卡诺图两圈相切处增加(zngji)(zngji)一个圈（冗余），就能消除冒险。一个圈（冗余），就能消除冒险。由此得函数表达式为：由此得函数表达式为：ABCBACF 000 0ABC0100011110 1 1

12、 11有一逻辑函数有一逻辑函数F=AC+BC，其卡诺图为：，其卡诺图为：冗余项冗余项第17页/共82页第十七页，共82页。. 吸收吸收(xshu)法法 在输出端加小电容在输出端加小电容C C可以消除由于竞争冒险产生的毛刺可以消除由于竞争冒险产生的毛刺(moc)(moc)。但是输出波形的前后沿将变坏。但是输出波形的前后沿将变坏, , 在对波形要求较严格时，应再加整形电路。在对波形要求较严格时，应再加整形电路。3.2.3 3.2.3 冒险冒险(mo xin)(mo xin)现现象的消除象的消除第18页/共82页第十八页，共82页。.取样取样(qyng)法法 电路稳定后加入电路稳定后加入(jir)(

13、jir)取样脉冲，在取样脉冲作用期间输出的取样脉冲，在取样脉冲作用期间输出的信号才有效，可以避免毛刺影响输出波形。信号才有效，可以避免毛刺影响输出波形。 加取样脉冲原则加取样脉冲原则(yunz)(yunz)：输出级为或（非）门，采用负脉冲；输出级为与（非）门，采用正脉冲。：输出级为或（非）门，采用负脉冲；输出级为与（非）门，采用正脉冲。3.2.3 3.2.3 冒险现象的消除冒险现象的消除第19页/共82页第十九页，共82页。译码器译码器数据数据(shj)(shj)选择器选择器数值数值(shz)(shz)比比较器较器第20页/共82页第二十页，共82页。二进制代码二进制代码(di m)(di m

14、)某种控制信息某种控制信息(xnx)(xnx)、符号等、符号等编编 码码编码器编码器 把每一输入信号转化为对应的编码，这种组合逻辑电路称为编码器。把每一输入信号转化为对应的编码，这种组合逻辑电路称为编码器。 第21页/共82页第二十一页，共82页。 有一键盘输入电路，一共有有一键盘输入电路，一共有8个按键，键按下时，对应个按键，键按下时，对应(duyng)的输入信号为高电平。的输入信号为高电平。 编码器的作用就是编码器的作用就是(jish)把每一个键信号转化成相应的编码把每一个键信号转化成相应的编码（键码）。（键码）。 3.4.1 3.4.1 编码器编码器第22页/共82页第二十二页，共82页

15、。真值表：真值表： I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 654321077543210676542103765431021IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY假设假设(jish)(jish)任何时刻有且只有一个键按下

16、任何时刻有且只有一个键按下逻辑逻辑(lu j)表达式：表达式： 654321077543210676432105765321042IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY654321077643210576542103765432010IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY如何如何(rh)化简？化简？ 3.4.1 3.4.1 编码器编码器第23页/共82页第二十三页，共82页。以此类推以此类推(y c li tu)： 令令 代入代入Y2的表达式就得到的表达式就得到(d do)：同理同理 65432107IIIIIIIYIX，01YXYX，则

17、满足则满足(mnz)(mnz)654321065432107IIIIIIIIIIIIIII76432105IIIIIIII 75432106IIIIIIII 76542IIIIY76321IIIIY75310IIIIY定理：若两个逻辑变量定理：若两个逻辑变量X、Y 同时满足同时满足X+Y=1、XY=0， 则有则有X=Y。76532104IIIIIIII 3.4.1 3.4.1 编码器编码器第24页/共82页第二十四页，共82页。思考：当有两个输入信号同时有效思考：当有两个输入信号同时有效(yuxio)时，如时，如I2和和I4同时有效同时有效(yuxio)时，将出现什么情况？时，将出现什么情况？

18、1Y21Y01Y1I1I2I3I4I5I6I776542IIIIY76321IIIIY75310IIIIY3.4.1 3.4.1 编码器编码器第25页/共82页第二十五页，共82页。优先编码器：对输入信号规定不同的优先级，当有多个优先编码器：对输入信号规定不同的优先级，当有多个(du )信号同时有效时，只对优先级高的信号进行编码。信号同时有效时，只对优先级高的信号进行编码。 真值表真值表0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1

19、 0 1 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 10 1 1 1 1 1 1 10 1 1 1 1 1 1 1 I0 I1 I2 I3 I4 I5 I6 I7 Y2Y1Y03.4.1 3.4.1 编码器编码器第26页/共82页第二十六页，共82页。逻辑逻辑(lu j)函数表达式函数表达式 765476547657672IIIIIIIIIIIIIIY76542IIIIY542543671IIIIIIIIY64216436570IIIIIIIIIIY765432765437

20、671IIIIIIIIIIIIIIY54254367IIIIIIII6421643657IIIIIIIIII76543217654376570IIIIIIIIIIIIIIIIY利用公式利用公式A+AB=A+B3.4.1 3.4.1 编码器编码器第27页/共82页第二十七页，共82页。YS=I0 I1I7 S YEX=I0 I1I7 S S 使能使能输入输入(sh(shr)r)逻辑图逻辑图 1S&YEX&YSI0&111Y0Y2Y11111111111I2I3I4I1I7I6I53.4.1 3.4.1 编码器编码器第28页/共82页第二十八页，共82页。简化逻辑简化逻辑(lu j)符号符号逻辑逻

21、辑(lu j)符号符号 国标符号国标符号(fho)3.4.1 3.4.1 编码器编码器第29页/共82页第二十九页，共82页。：输入：输入(shr)，低电平有效。，低电平有效。：编码：编码(bin m)输出端输出端：选通输入：选通输入(shr)端端：选通输出端，：选通输出端，：扩展输出端，：扩展输出端，I0 I7 Y2Y0 SS=0时，允许编码；时，允许编码； S1 1时，禁止编码时，禁止编码YSYEXYS =0,表示表示无输入信号无输入信号YEX=0，表示，表示有输入信号有输入信号SSIIIY710EXSIIIY710S引脚功能说明引脚功能说明 3.4.1 3.4.1 编码器编码器第30页/

22、共82页第三十页，共82页。（1）单片使用，单片使用，S S 端应接地。端应接地。 无编码时无编码时YS=0=0；有编码时有编码时YS=1=1。悬空悬空(xunkng) 应用应用(yngyng)(yngyng)输入输入(shr)信号信号编码输出编码输出3.4.1 3.4.1 编码器编码器第31页/共82页第三十一页，共82页。用用74LS148构成的键盘构成的键盘(jinpn)编码电路编码电路 应用应用(yngyng)(yngyng)3.4.1 3.4.1 编码器编码器第32页/共82页第三十二页，共82页。（2 2）级联使用）级联使用(shyng) (shyng) 用两片用两片74LS148

23、74LS148构成构成1616线线44线优先编码器。线优先编码器。 高优先级高优先级应用应用(yngyng)(yngyng)低优先级低优先级有效有效11110000111113.4.1 3.4.1 编码器编码器第33页/共82页第三十三页，共82页。编码器的编码器的VHDL语言语言(yyn)描述描述 应用应用(yngyng)(yngyng)library IEEE；use IEEE.std_logic_1164.all；use IEEE.std_logic_unsigned.all；entity ENCODE isport（I0，I1，I2，I3，I4，I5，I6，I7：in std_logi

24、c； Y:out std_logic-vector(2 downto 0）；）；end ENCODE；3.4.1 3.4.1 编码器编码器第34页/共82页第三十四页，共82页。应用应用(yngyng)(yngyng)architecture one of ENCODE isbeginprocess（I0，I1，I2，I3，I4，I5，I6，I7）beginif （I7=0） then Y=“000”；elsif （I6=0） then Y=“001”；elsif （I5=0） then Y=“010”；elsif （I4=0） then Y=“011”；elsif （I3=0） then Y

25、=“100”；elsif （I2=0） then Y=“101”；elsif （I1=0） then Y=“110”；else Y=“111”； end if；end process；end；3.4.1 3.4.1 编码器编码器第35页/共82页第三十五页，共82页。某种编码某种编码(bin m)(bin m)某种控制某种控制(kngzh)(kngzh)信息、符号等信息、符号等译译 码码译码器译码器 把某种编码转化为对应的信息，这种组合逻辑电路称为译码器。把某种编码转化为对应的信息，这种组合逻辑电路称为译码器。 译码器常分为译码器常分为(fn wi)二进制译码器、二进制译码器、BCD译码器、译

26、码器、显示译码器显示译码器第36页/共82页第三十六页，共82页。译码输入译码输入(shr)(shr)：n n位二进制代码位二进制代码译码输出译码输出(shch)(shch)：m m位输出位输出(shch)(shch)信号信号m=2nm=2n译码规则：对应输入的一组二进制代码有且仅有一个输出端为有效译码规则：对应输入的一组二进制代码有且仅有一个输出端为有效(yuxio)(yuxio)电平，其余输出端为相反电平电平，其余输出端为相反电平3.4.2 3.4.2 译译 码码 器器第37页/共82页第三十七页，共82页。1.1.真值表真值表 2. 逻辑逻辑(lu j)函数表达式函数表达式 0124AA

27、AY 0121AAAY 0122AAAY 0127AAAY 二进制译码器二进制译码器74LS13874LS1380120AAAY 0125AAAY 0126AAAY 0123AAAY 7Y6Y5Y4Y3Y2Y1Y0Y1111111011111111101011111110111011111011100111101111110110111110101011111110001111111000A0A1A2第38页/共82页第三十八页，共82页。思考：输入电路中为什么用了思考：输入电路中为什么用了6 6只反相器？使能控制只反相器？使能控制(kngzh)(kngzh)端的作用？端的作用？二进制译码器二

28、进制译码器74LS13874LS1383.3.逻辑电路逻辑电路(lu j din l)(lu j din l)图图 第39页/共82页第三十九页，共82页。二进制译码器二进制译码器74LS13874LS138逻辑逻辑(lu j)符号符号 国标符号国标符号(fho)简化简化(jinhu)逻辑符号逻辑符号第40页/共82页第四十页，共82页。由由74LS138译码器构成译码器构成(guchng)的地址译码器的地址译码器 二进制译码器二进制译码器74LS13874LS138应用应用(yngyng)(yngyng)第41页/共82页第四十一页，共82页。由由74LS138译码器构成译码器构成(guch

29、ng)的数据分配器的数据分配器 0 00 00 01 10 00 00 01 10 01 11 10 00 00 01 11 10 01 10 01 11 11 11 11 1思考：为什么数据从思考：为什么数据从E2 输入？输入？二进制译码器二进制译码器74LS13874LS138应用应用(yngyng)(yngyng) 由总线来的数字信号输送到不同的下级由总线来的数字信号输送到不同的下级(xij)(xij)电路中去。电路中去。 第42页/共82页第四十二页，共82页。 逻辑逻辑(lu j)函数最小项发生器函数最小项发生器 如果将一逻辑函数的输入如果将一逻辑函数的输入(shr)(shr)变量加

30、到译码器的译码输入变量加到译码器的译码输入(shr)(shr)端，则译码输出的每一个输出端都对应一个逻辑函数的最小项。端，则译码输出的每一个输出端都对应一个逻辑函数的最小项。 输入变量输入变量m0二进制译码器二进制译码器74LS13874LS138应用应用(yngyng)(yngyng)m1m2m3m4m5m6m7第43页/共82页第四十三页，共82页。例例 用译码器实现组合用译码器实现组合(zh)逻辑电路逻辑电路F1（A,B,C）=m(0,2,4,6) 二进制译码器二进制译码器74LS13874LS138应用应用(yngyng)(yngyng)CABCBACBACBAmCBAF6 , 4 ,

31、 2 , 0,1CABCBACBACBA6420YYYY第44页/共82页第四十四页，共82页。1. 七段七段LED数码管的结构及显示数码管的结构及显示(xinsh)原理原理 LED数码管有两种结构数码管有两种结构(jigu)：共阴和共阳，共阴数码管的外形和内部结构：共阴和共阳，共阴数码管的外形和内部结构(jigu)为：为： 显示显示(xinsh)(xinsh)译译码器码器第45页/共82页第四十五页，共82页。2. 显示显示(xinsh)原理原理 七段七段LED数码管中的数码管中的ag实际上为发光二极管，利用实际上为发光二极管，利用(lyng)点亮其中某几段来构成点亮其中某几段来构成09字形

32、。如字形。如 当当af=1 ，g=0时，显示时，显示(xinsh)字形字形0当当b=c=1，a=d=e=f=g=0时，显示字形时，显示字形1当当a=b=d=e=g=1，c=f=0时，显示字形时，显示字形2显示译码器显示译码器0a ab bd dc ce ef f1c cb b2b ba ag ge ed d第46页/共82页第四十六页，共82页。3. 显示译码器的逻辑显示译码器的逻辑(lu j)功能功能 显示显示(xinsh)(xinsh)译译码器码器显示译码器abcdfegACBD8421BCD8421BCD码码七段显示七段显示(xinsh)(xinsh)码码第47页/共82页第四十七页，共

33、82页。4. 真值表真值表 A B C D a b c d e f g 字字 型型 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0 1 1 1 1 1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 1 1 10 0 0 0 0 0 00

34、 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0123456789消消 隐隐消消 隐隐消消 隐隐消消 隐隐消消 隐隐 消消 隐隐 思考题：根据真值表，推导思考题：根据真值表，推导(tudo)出出a、b、c、d、e、f、g的逻辑表达式。的逻辑表达式。 显示显示(xinsh)(xinsh)译译码器码器第48页/共82页第四十八页，共82页。A3A0 ：BCD码输入码输入(shr)信号信号YaYg：译码输出：译码输出(shch)，高电平有效，高电平有效显示显示(xinsh)(xinsh)译码器译码器-CD4511C

35、D4511BI 熄灭信号输入熄灭信号输入低电平时，低电平时， YaYg输出均为低电平（全灭）；输出均为低电平（全灭）； LE为锁存信号，为锁存信号，LE=0，输出随输入变化，输出随输入变化，LE=1，处于锁存状态。，处于锁存状态。LT：试灯信号输入。：试灯信号输入。BCD七段译码器七段译码器/驱动器驱动器CD4511低电平时，低电平时，YaYg输出均为高电平输出均为高电平(全亮全亮)。第49页/共82页第四十九页，共82页。显示显示(xinsh)(xinsh)译码器译码器-CD4511-CD4511CD4511CD4511与数码管的连接与数码管的连接(linji)(linji)原理原理图图第5

36、0页/共82页第五十页，共82页。数据数据(shj)选择器（选择器（Multiplexer,MUX） 数据选择器功能是将多路信号有选择地送到一条输出总线数据选择器功能是将多路信号有选择地送到一条输出总线(zn xin)上去。上去。数据数据(shj)输出输出地址码地址码 多路数据输入多路数据输入3.4.3 3.4.3 数据选择器数据选择器究竟选择哪一路数据输出由究竟选择哪一路数据输出由A1、A0两位地址码决定。两位地址码决定。第51页/共82页第五十一页，共82页。1. 真值表真值表(把把A1A0和和Di（i=03）当作输入）当作输入(shr)，Y为输出为输出)： A1 A0 Di Y 0 0

37、0 0 0 1 0 1 0 0 1 11 0 01 0 11 1 01 1 1010101012. 逻辑逻辑(lu j)函数表达式：函数表达式： 4选选1数据数据(shj)选择器选择器 F =201DAA101DAA001DAA301DAA3.4.3 3.4.3 数据选择器数据选择器第52页/共82页第五十二页，共82页。双双4选选1数据数据(shj)选择器选择器74LS153 3.4.3 3.4.3 数据数据(shj)(shj)选择器选择器第53页/共82页第五十三页，共82页。8选选1数据数据(shj)选择器选择器74LS151 F =2012DAAA1012DAAA0012DAAA401

38、2DAAA5012DAAA3012DAAA6012DAAA7012DAAA3.4.3 3.4.3 数据数据(shj)(shj)选择器选择器第54页/共82页第五十四页，共82页。 数据数据(shj)选择器的应用选择器的应用 用使能端，可将两片用使能端，可将两片8选选1数据数据(shj)选择器扩展选择器扩展16选选1数据数据(shj)选择器。选择器。3.4.3 3.4.3 数据数据(shj)(shj)选选择器择器第55页/共82页第五十五页，共82页。 实现实现(shxin)序列信号发生器序列信号发生器3.4.3 3.4.3 数据数据(shj)(shj)选择器选择器第56页/共82页第五十六页，

39、共82页。 构成多路信号分时传输构成多路信号分时传输(chun sh)系统系统3.4.3 3.4.3 数据数据(shj)(shj)选择器选择器第57页/共82页第五十七页，共82页。例：用例：用8选选1MUX实现逻辑实现逻辑(lu j)函数函数 解：解：8选选1 MUX的输出的输出(shch)Y的表达式为：的表达式为： 令令A2=A，A1=B，A0=C，D0=D1=D3=D6=D7=1，D2=D4=D5=0时，则时，则 L=Y。 连线连线(lin xin)图如右：图如右： 实现逻辑函数实现逻辑函数70126012501240123012201210120012DAAADAAADAAADAAAD

40、AAADAAADAAADAAAYABCCABBCACBACBACBAL），（3.4.3 3.4.3 数据选择器数据选择器第58页/共82页第五十八页，共82页。301201101001DAADAADAADAAY例：用例：用4选选1数据选择器实现数据选择器实现(shxin)函数函数)7 , 6 , 4 , 3 , 1 (),(mCBAF解：解：),(CBAFABCCABCBABCACBA1ABCBABCACBA4选选1数据数据(shj)选择器的函数表达式为：选择器的函数表达式为： D0 D1 D2 D3“0”BAC“1”D0D1D2D3ENA1A0YF1 13.4.3 3.4.3 数据数据(sh

41、j)(shj)选择器选择器第59页/共82页第五十九页，共82页。用数据用数据(shj)选择器来实现逻辑函数时，应注意以下几点：选择器来实现逻辑函数时，应注意以下几点： 1当逻辑函数的变量个数与数据选择器选择输入端个数相等时，可直接当逻辑函数的变量个数与数据选择器选择输入端个数相等时，可直接(zhji)用数据选择器来实现所要实现的逻辑函数。用数据选择器来实现所要实现的逻辑函数。 2当逻辑函数的变量个数多于数据选择器选择输入端数目当逻辑函数的变量个数多于数据选择器选择输入端数目(shm)时，应分离出多余变量，将余下的变量分别有序地加到数据选择器的数据输入端。时，应分离出多余变量，将余下的变量分别

42、有序地加到数据选择器的数据输入端。 3一个数据选择器只能用来实现一个多输入变量的单输出逻辑函数。一个数据选择器只能用来实现一个多输入变量的单输出逻辑函数。 3.4.3 3.4.3 数据选择器数据选择器第60页/共82页第六十页，共82页。 试用试用4选选1数据选择器数据选择器74LS153（12）和最少量的与非门实现逻辑函数：）和最少量的与非门实现逻辑函数： DCBDCCAE课堂练习课堂练习3.4.3 3.4.3 数据数据(shj)(shj)选选择器择器第61页/共82页第六十一页，共82页。 数值比较器就是对两个无符号数值比较器就是对两个无符号(fho)二进制数二进制数A、B进行比较，以判别

43、其大小的组合逻辑电路。进行比较，以判别其大小的组合逻辑电路。 输入输入(shr)：被比较的数字；输出：两个数字比较的比较结果，即等于、大于、小于。：被比较的数字；输出：两个数字比较的比较结果，即等于、大于、小于。 3.4.4 3.4.4 数值数值(shz)(shz)比较器比较器第62页/共82页第六十二页，共82页。1.一位数值一位数值(shz)比较器比较器 （1）根据）根据(gnj)题意列出真值表题意列出真值表 A B Y (AB) Y (AB) Y (A=B) 0 00 11 01 100 1001001001（2）根据真值表写出各输出）根据真值表写出各输出(shch)的逻辑函数表达式的逻

44、辑函数表达式 BAYBA)（BAYBA)（ABBAYBA ）（=A B3.4.4 3.4.4 数值比较器数值比较器第63页/共82页第六十三页，共82页。（3）逻辑电路）逻辑电路(lu j din l)图图 3.4.4 3.4.4 数值数值(shz)(shz)比较器比较器第64页/共82页第六十四页，共82页。2.四位数值四位数值(shz)比较器比较器 四位数字四位数字(shz)比较的原理：比较的原理： 设四位设四位(s wi)数字为数字为A：A3A2A1A0，B：B3B2B1B0， 先比最高位先比最高位A3B3，则，则AB； 最高位相同最高位相同A3=B3，比次高位，比次高位A2B2，则结果

45、，则结果AB；各位都相同时，各位都相同时，A=B 3.4.4 3.4.4 数值比较器数值比较器第65页/共82页第六十五页，共82页。 4位数值位数值(shz)比较器比较器74LS85功能表功能表A3 B3 A2 B2 A1 B1 A0 B0 级联输入级联输入I(AB) I(AB）I(A=B) Y (AB) Y (AB) Y (A=B) A3B3 1 0 0 A3B3 0 1 0 A3=B3 A2B2 1 0 0 A3=B3 A2B2 0 1 0 A3=B3 A2=B2 A1B1 1 0 0 A3=B3 A2=B2 A1B1 0 1 0 A3=B3 A2=B2 A1=B1 A0B0 1 0 0

46、 A3=B3 A2=B2 A1=B1 A0B0 0 1 0 A3=B3 A2=B2 A1=B1 A0=B0 1 0 0 1 0 0 A3=B3 A2=B2 A1=B1 A0=B0 0 1 0 0 1 0 A3=B3 A2=B2 A1=B1 A0=B0 0 0 1 0 0 1 3.4.4 3.4.4 数值数值(shz)(shz)比较器比较器第66页/共82页第六十六页，共82页。74LS85符号及逻辑符号及逻辑(lu j)功能功能3.4.4 3.4.4 数值数值(shz)(shz)比较器比较器第67页/共82页第六十七页，共82页。3位数值位数值(shz)比较比较3.4.4 3.4.4 数值数值

47、(shz)(shz)比较器比较器第68页/共82页第六十八页，共82页。例：用两片例：用两片4位二进制数值比较位二进制数值比较(bjio)器器74HC85实现实现8位二进制数比较位二进制数比较(bjio) 。 解：解：8位数值位数值(shz)比较比较3.4.4 3.4.4 数值数值(shz)(shz)比较器比较器第69页/共82页第六十九页，共82页。3.4.5 3.4.5 加加 法法 器器（1）半加器真值表）半加器真值表（2）输出）输出(shch)函数函数（3）逻辑图）逻辑图ABCOBABABAS（4 4）逻辑）逻辑(lu j)(lu j)符号符号 输输 入入 输输 出出被加数被加数(ji

48、sh)A 加数加数(ji sh)B 和和S 进位进位CO0 00 00 1 1 01 0 1 01 1 0 11. 一位一位半加器半加器 实现两个一位二进制数相加，不考虑低位的进位实现两个一位二进制数相加，不考虑低位的进位.第70页/共82页第七十页，共82页。思考：如何思考：如何(rh)(rh)用与非门实现半加器？用与非门实现半加器？BABASBBBAAABA）（）（BABBAAABBABAABBABAABBABAABCO 3.4.5 3.4.5 加加 法法 器器第71页/共82页第七十一页，共82页。2. 一位全加器一位全加器（1）作逻辑）作逻辑(lu j)规定规定 A、B为加数和被加数，为加数和被加数，CI为低位进位为低位进位(jnwi)，S、CO为和及向高位进位为和及向高位进位(jnwi)。 （2）真