门电路数字电路PPT课件

1、1第二节 半导体二极管和三极管的开关特性一、二极管的开关特性1.开关电路举例2.静态特性伏安特性等效电路 在数字电路中重点在判断二极管开关状态，因此必须把特性曲线简化。（见右侧电路图）有三种简化方法：输入信号慢变化时的特性。VCCOIi21TVSiIe第1页/共66页2第一种第三种+- 0.5V第二种VON 0.7V第2页/共66页3itt3.动态特性 当外加电压突然由正向变为反向时，二极管会短时间导通。tre这段时间用tre表示，称为反向恢复时间。输入信号快变化时的特性。DRLi 它是由于二极管正向导通时PN结两侧的多数载流子扩散到对方形成电荷存储引起的。第3页/共66页4二、半导体三极管的

2、开关特性（一）双极型三极管的开关特性1.静态特性可用输入输出特性来描述。基本开关电路如图：可用图解法分析电路：输入特性BEBEBiBi输出特性BiCiCiCECEBiCiIO第4页/共66页5 条条 件件 特特 点点BE结结 BC结结截止截止导导通通放大放大饱和饱和BE VON (0.7V)Ib iBS,三极管深饱和，=VCE(sat) 0V。iB =i1 i2第16页/共66页17第四节 TTL门电路一、TTL反相器的电路结构和工作原理1961年美国德克萨斯仪器公司首先制成集成电路。英文Integrated Circuit,简称IC。 集成电路的优点：体积小、重量轻、可靠性高，功耗低。目前单

3、个集成电路上已能作出数千万个三极管，而其面积只有数十平方毫米。按集成度分类：小规模集成电路SSI: Small Scale Integration;中规模集成电路MSI: Medium Scale Integration;大规模集成电路LSI: Large Scale Integration;超大规模集成电路VLSI: Very Large Scale Integration,按制造工艺分类：双极型集成电路；单极型集成电路；我们介绍TTL电路。我们介绍MOS电路。TTL (Transistor-Transistor Logic):三极管三极管逻辑电路。第17页/共66页181.电路结构（以74

4、系列非门为例）2.工作原理输入级中间级输出级推拉式（push-pull）、图腾柱（totem-pole）输出电路VCC=5V,VIH=3.4V,VIL=0.2VT1导通，深饱和T2,T5截止。因为T5有漏电流，可等效为大电阻。T4导通，忽略R2压降，可求出=3.6V=VOHO =VIH:II =VIL:0.90.30.71.42.14.1?3.40.2T1的BE结截止、BC结导通；T2、T5导通。T4截止，因此T5饱和。T2: ICS=4V/1.6K=2.5mA; iB=2.9v/4k=0.72mA =20 所以，T2饱和。O=0.2V1.0第18页/共66页19二、TTL反相器的静态特性（一

5、） 电压传输特性CD段中点的输入电压称为阈值电压，用VTH 表示。B点： =0.6V，AB段称为截止区；IC点： =1.3V，BC段称为线性区；ID点： =1.4V，CD段称为转折区；IDE段称为饱和区；AB段BC段CD段输出高电平T2通、T5=未通T5通，且逐渐饱和DE段输出低电平第19页/共66页20输入端噪声容限高电平噪声容限： 低电平噪声容限：对于74系列门电路，VNH、VNL都不小于0.4V。VOH(min)VOL(max)VIL(max)VIH(min)2.4V0.4V0.8V2.0V(min)(min)IHOHNHVVV(max)(max)OLILNLVVV设定VOH(min)求

6、出VIL(max)设定VOL(max)求出VIH(min)第20页/共66页21（二） 输入特性IIL称为输入低电平电流。IIS称为输入短路电流 =0V的输入电流。IIIH称为输入漏电流。 输入电压为负时，基本是保护二极管的伏安特性。IIH输入为0.2V时输入为3.4V时输入为其他电压时IILIIS 输入电压小于0.6V时，计算IIL的公式仍然成立(把VIL换为 ），是一直线方程。Iii返回OC第21页/共66页22（三）输入端负载特性当 小于0.6V时I当 =1.4V时，T2、T5均已导通，T1基极电位被钳在2.1V而 不再随RP增加，因 此 也不再随RP增加。II当RP较小时，这是直线方程

7、返回25第22页/共66页23例：计算图中电阻RP取值范围。已知：VOH=3.4V,VOL=0.2V, VIH(min)=2.0V, VIL(max)=0.8V，IIH0.04mA。解：当 =VOH时，要求 VIH(min)2I1OVOH-IIHRP VIH(min)2I=VOL+ RP(VCC - VBE VOL)/(R1+RP)当 =VOL时，要求 VIL(max)2I1OVIL(max)RP 0.69KRP 35KI对于74系列，当RP=2K 时， 就达到1.4V。综合两种情况RP应按此式选取式2.4.6牢记：RP大于2K欧姆时，输入等效为高电平；小于0.7K欧姆时，输入等效为低电平。第

8、23页/共66页24（四）输出特性1.高电平输出特性 T4饱和前，VOH基本不随iL变，T4饱和后，VOH将随负载电流增加线性下降，其斜率基本由R4决定。2.低电平输出特性 受功耗限制，74系列门输出高电平时最大负载电流不超过0.4mA。T5饱和，c-e间等效电阻不超过10欧姆，因此直线斜率很小。rce第24页/共66页25例：计算G1能驱动的同类门的个数。设G1满足：VOH=3.2V, VOL=0.2V。16解：N1=16/1 =16G1输出低电平G1输出高电平 G1输出高电平时，最大允许输出电流为0.4mA； 每个负载门输入电流为IIH,不超过0.04mA;故：N2= 0.4/0.04 =

9、10综合N1,N2,应取N=10N称为门的扇出系数。每个负载门电流G1门电流0.2V第25页/共66页26三、TTL反相器的动态特性1.传输延迟时间 延迟作用是由晶体管的延迟时间，电阻以及寄生电容等因素引起的。 tPLH往往比tPHL大。 经常用平均传输延迟时间tPD来表示：tPD =(tPLH +tPHL)/22.交流噪声容限 干扰信号作用时间短到与tPD相近时的噪声容限。 此时，tW越小，允许的干扰信号幅值越大。第26页/共66页273.电源动态尖峰电流静态电流：ICCL=iB1+iC2=(5-2.1)/4+(5-1)/1.6=3.2mAICCH =iB1=(5-0.9)/4=1mA 在动

10、态情况下，会出现T4和T5同时导通的情况，特别是输出由低电平跳变为高电平时。使电源电流出现尖峰脉冲。此电流最大可达30多mA.电源尖峰电流的不利影响：1.使电源平均电流增加；2.通过电源线和地线产生内部噪声。第27页/共66页28四、其他类型的TTL门电路（一）其他逻辑功能的门电路1.与非门 T1为多发射极管。可等效为两个三极管。其工作原理可从两方面分析：(2) 输入有低时，输出高电平。 此时A,B两端并联，T1成为一个三极管，结论成立。(1) 输入全高时，输出低电平。 设A端输入0.2V，则TI基极电位为0.9V,此时无论B端状态如何，都不会影响T1基极电位。因此输出为高电平。0.2V0.9

11、V 如果输入全悬空，输出为低电平。因此输入悬空等效为输入高电平。返回34第28页/共66页292.或非门 或非门的原理可从两方面分析：(1)输入全低，输出为高 A端为低电平，使T2截止； B端为低电平，使 截止； 2T从而使T5截止，输出为高电平。(2)输入有高，输出为低 若A端为高电平，使T2导通，此时无论 为何状态，都不会使T2截止。因此T5一定导通，使输出为低电平。2T第29页/共66页303.与或非门 在或非门的基础上，增加与输入端，从而实现与或非逻辑。Y= AB + CD第30页/共66页314.异或门 红框中的电路控制T7的状态。因此，当T7截止时，电路就是以A,B为输入的与非门。

12、 A,B两输入端的高电平分别通过T5和T4使T7截止。 说明输入A,B有高电平，就按与非门分析；当A,B全低时，T4,T5全截止，使T7导通，输出低电平。0011110111100100ABBABA 从右表可得出该电路为异或门。第31页/共66页32（二）集电极开路门（电路）(OC)Open Collector Gate 目的：将门的输出端并联，实现线与：Z= AB CD 普通TTL门输出端并联时，将产生过大的输出电流导致器件损坏。(此电流可达30多毫安。）电路原理：RL逻辑符号使用时需外接电阻RL。当输入有低电平使T5截止时，只有很小的漏电流流入门里的T5的集电极。可认为此时门的输出端处于高

13、阻状态。电阻可接到其他电源，用 表示。如SN7407可接30V电压CCV 很容易验证这是一个二输入端与非门。返回RL计算返回36第32页/共66页33负载电阻RL的计算图中电阻RL以下连线称为总线。 这是用集电极开路门连成总线结构的典型电路。其中负载电阻RL只需用一个即可。总线电位用 表示。o分 =VOH和 VOL两种情况讨论：oo总线。其电位 ，矩形框表示线与o当 VOH时oIOHIOHIOHIIHIIHIIHIRLIRL= nIOH+mIIHminOHLRLCCOVRIVIHOHOHCCLmInIVVRmin用上式求出RL的最大值。输入特性OC门第33页/共66页34当 总线为低电平VOL

14、时：IR LILVOLmIILIL= IRL+ ILMmIILLOLCCRLRVVImaxILLMOLCCLImIVVRmax由上式求出RL的最小值。 RL在求出的范围内取值。取值偏大会降低工作速度；取值偏小会增加电源功耗。 为提高速度，就必须保持输出高电平时的低内阻特性。从而引出三态输出门(TS)。只有一个门输出低电平是最不利情况。输入端34第34页/共66页35（三）三态输出门电路（TS）Three-State Output GateEN为使能端，高电平有效。EN为高电平时:若A,B都为高电平： 二极管D截止，对电路无影响，输出为低电平；若A,B中有低电平： T2,T5截止，二极管D导通,

15、T4基极电位被钳在4.3V，T4导通，输出高电平，但电位为2.9V。3.6V4.3V2.9VEN为低电平时: T5截止；T4基极电位被钳在1V,因此，T4截止。从而输出端出现高阻状态。如EN端只有一个非门，则为低电平有效。0.3V第35页/共66页36在总线传输方面的应用如图。接成总线方式时，在n个EN端中，每次最多只能有一个有效。双向总线第36页/共66页37多余输入端如何处理：以与非门为例，欲实现Y=AB=A 方法有2方法1：应使B=1，途径：1.接高电平；2.接VCC；3.悬空；4.接大电阻，大于2K欧姆；5.与A端并联。若为或非门，情况则不同。方法2：B=A第37页/共66页38四、T

16、TL电路的改进系列（一）74H系列 除了74系列外，TTL电路还有74H、74S、74LS、74AS和74ALS等系列。又称为高速系列。 各改进系列都围绕提高速度和降低功耗两点进行。减小电阻值可提高速度，但是会明显增加功耗。 可见其各电阻值明显小于74系列。加上采用了复合管T3、T4，因此速度明显提高。但功耗增大更明显。可参考表2.4.1。第38页/共66页39（二）74S系列又称为肖特基系列。与74H系列比，有两点改进：1.使用肖特基势垒二极管 (Schottkey Barrer Diode)简称SBD;2.采用有源泄放电路。SBD特点：导通压降0.40.5V；无电荷存储；工艺与TTL兼容。

17、 使用SBD后，三极管不会进入深饱和状态，从而提高速度；第39页/共66页40有源泄放电路 T6和RB,RC构成有源泄放电路。其作用有二：提高速度；改善电压传输特性。 当T2,T5由截止转入导通时，T5早于T6导通，加速T5导通；缩短tPHL。 当T2,T5由导通转入截止时，处于饱和的T6为T5基极提供反向泄放电流，加速T5截止。缩短tPLH。有源泄放电路还改善了电压传输特性，因为有了T6后，T2不再先于T5导通。 由于T5 浅饱和，使输出低电平偏高，最大可达0.5V。第40页/共66页41（三）74LS系列特点：增加电阻值以减小功耗；使用SBD以提高速度；采用有源泄放电路以提高速度；将T1改

18、为SBD与门以提高速度；增加D3,D4以提高速度。缺点： 传输特性曲线转折区左移使阈值电压VTH降为1.1V左右； 与74S系列类似， 输出低电平偏高，最大可达0.5V。第41页/共66页42第六节 CMOS门电路一、反相器（非门）（一）工作原理N沟道管开启电压VGS(th)N记为VTN;P沟道管开启电压VGS(th)P记为VTP;要求满足VDD VTN+|VTP|;输入低电平为0V；高电平为VDD;（1）输入为低电平0V时；（2）输入为高电平VDD时；T1截止；T2导通。iD = 0， =0V;O输入与输出间是逻辑非关系。Complementary-Symmetry MOS .互补对称式MO

19、S电路。要求两管特性完全一样T2截止；T1导通。iD = 0， =VDD;O第42页/共66页43 特点：静态功耗近似为0；电源电压可在很宽的范围内选取。 在正常工作状态，T1与T2轮流导通，即所谓互补状态。CC4000系列CMOS电路的VDD可在318V之间选取。第43页/共66页44（二）静态特性1.电压传输特性VVT2截止，T1导通T1截止，T2导通T1，T2都导通阈值电压转折区变化率大，特性更接近理想开关。 阈值电压为VDD 的一半，特性对称，因而输入端噪声容限较大。CC4000系列CMOS电路的噪声容限为：（允许输出电压变化百分之十）VNH=VNL=30%VDD特点：第44页/共66

20、页452.电流传输特性A当T1,T2都导通时，iD不为0；输入电压为VDD/2时，iD较大，因此不应使其长期工作在BC段。 在动态情况下，电路的状态会通过BC段，使动态功耗不为0；而且输入信号频率越高，动态功耗也越大；若有负载电容，动态功耗也会增加，这也成为限制电路扇出系数的主要因素。第45页/共66页463.输入特性 由于MOS管栅极绝缘，输入电流恒为0，但CMOS门输入端接有保护电路，从而输入电流不为0。AiII 由曲线可看出，输入电压在0VDD间变化时，输入电流为0；当输入电压大于VDD时，二极管D1导通；当输入电压小于0V时，二极管D2导通。二极管D2和电阻RS串联电路的特性二极管D1

21、的特性第46页/共66页474 .输出特性(1) 输出低电平DSDi0VDD增加相当于T2的VGS增加 T2工作在可变电阻区，有较小的导通电阻，当负载电流增加时，该电阻上的压降将缓慢增加。 对于CC4000系列门电路，当VDD=5V时，IOL的最大值为0.51mA；而在74HC系列中，该值为4mA。第47页/共66页48(2) 输出高电平DSDSDi00IOHVDDVOHVOH= + VDDDS 与输出低电平类似，此时T1工作在可变电阻区；当负载电流增加时，T1的VDS加，导致输出下降。 此时，IOH的最大值，与输出低电平时相同。第48页/共66页49（三）动态特性1.传输延迟时间(1) MO

22、S管在开关过程中无电荷存储，有利于缩短延迟时间； (2) MOS管的导通电阻比TTL电路大的多，所以其内部电容和负载电容对传输延迟时间的影响非常显著。导通电阻受VDD影响，所以，VDD也影响传输延迟时间； (3)C MOS门的输入电容比TTL电路大的多，因此负载个数越多，延迟时间越大；CMOS门的扇出系数就是受传输延迟时间和下面要介绍的动态功耗等动态特性限制的。第49页/共66页502. 交流噪声容限3.动态功耗 与TTL电路类似，当噪声电压作用时间tW小于电路的传输延迟时间时，输入噪声容限VNA将随tW缩小而明显增大。 传输延迟时间与电源电压和负载电容有关，因此VDD和CL都对交流噪声容限有

23、影响。 动态情况下，T1,T2会短时同时导通，产生附加功耗，其值随输入信号频率增加而增加。定量估算可得动态功耗PC的公式：PC=CLfV2DD负载电容经T1、T2充、放电，也会产生功耗。第50页/共66页51二、其他类型的CMOS门电路1.与非门特点：N沟道管串联、P沟道管并联； 设：MOS管的导通电阻为RON、门电路的输出电阻为RO。输出电阻随输入状态变化。使用带缓冲级的门电路可以克服上述缺点。2.或非门特点：P沟道管串联、N沟道管并联；2RON RON/211RON R0N01RON RON10RON/2 2R0N00RO（与非) RO（或非）BA输出高电平偏低输出低电平偏高此外，输入状态

24、还会影响这两个门的电压传输特性。（一）其他逻辑功能的CMOS门电路第51页/共66页52（二）带缓冲级的CMOS门电路1.与非门：Y= AB = A + B = A + B 2.或非门Y = A + B = A B = A B特点：输出电阻恒为RON；输出电平和电压传输特性都不受输入状态影响。第52页/共66页53（三）漏极开路门电路（OD） 普通CMOS门不能接成线与形式。 OD门输出端只是一个N沟道管，因此可以按OC门的办法连成总线形式。特点：VDD1和VDD2可取不同值； 允许灌入电流较大。如： CC40107在VOLRTG 则OIC=0时，传输门截止；C=1,传输门导通。IOIOC第5

25、4页/共66页55VGS(th)PVGS(th)NVDD0VIN沟道管导通P沟道管导通分析原理。先分析只有一个管时的情况：单管工作的缺点是：1.有死区；2.导通电阻随输入电压变化很大。采用双管可克服这些缺点。第55页/共66页562.模拟开关将电压传输系数定义如下：KTG= =OITGLLRRR 采用改进电路的CMOS四模拟开关CC4066在VDD=15V时，RTG值不大于240。而且在 变化时，RTG基本保持不变。I 目前，某些精密CMOS模拟开关的导通电阻已降低到20 以下。OI第56页/共66页57（五）三态输出的CMOS门电路第57页/共66页58三、改进的CMOS门电路1.高速CMOS电路 CMOS电路的优点是低功耗、高抗干扰能力。缺点是速度低。改进后的CMOS电路的速度已达到TTL电路的水平。 右图说明MOS管的寄生电容情