项目4-C7组合逻辑电路

1、电子产品设计与制作电子产品设计与制作姚树申20第第7章章 组合逻辑电路组合逻辑电路v 组合逻辑电路的组合逻辑电路的分析方法分析方法和和设计方法设计方法v 典型组合逻辑电路的逻辑功能和使用方法典型组合逻辑电路的逻辑功能和使用方法v 利用二进制译码器和数据选择器设计组合逻辑电利用二进制译码器和数据选择器设计组合逻辑电路的方法路的方法学习要点学习要点7.1 组合逻辑电路的分析与设计组合逻辑电路的分析与设计7.2 加法器与数值比较器加法器与数值比较器7.3 编码器编码器7.4 译码器译码器7.5 数据选择器与数据分配器数据选择器与数据分配器章节安排章节安排：1）输出仅由输入决定，与电路当前状态无关；2

2、）电路结构中无反馈环路（无记忆）。ABCF&7.1.1 组合逻辑电路的分析组合逻辑电路的分析逻辑图逻辑图逻辑逻辑表达式表达式 1 1 最简与或最简与或表达式表达式 2 ABX BCY CAZ XYZ 2 CABCABFACBCABXYZF A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最简与或最简与或表达式表达式 3 真值表真值表CABCABF 3 4 电路的电路的逻辑功能逻辑功能 当输入A、B、C中有2个或3个为1时，输出F为1，否则输出F为0。 所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。 4

3、 Z1111ABCFXY1逻辑图逻辑图BBACBABYXZFBYXZBAYCBAX逻辑逻辑表达式表达式BABBABBACBAF最简与或最简与或表达式表达式真值表真值表A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111111100ABCY&用与非门实现用与非门实现电路的输出F只与输入A、B有关，而与输入C无关。F和A、B的逻辑关系为：A、B中只要一个为0，F=1；A、B全为1时，F=0。所以F和A、B的逻辑关系为与非运算的关系。电路的逻辑功能电路的逻辑功能ABBAF A B C F X Y Z & & & 1 & 逻辑图逻辑图逻辑逻辑表达式表达式最简

4、与或最简与或表达式表达式ABCCABCBABCAZYXFABCCZABCBYABCAXABCCBACBACBAF)(21真值表真值表电路的逻辑功能电路的逻辑功能A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110000001 由真值表可知，当3个输入变量 A、B、C取值一致时，输出 F = 1，否则输出 F = 0 。 所以这个电路可以判断3个输入变量的取值是否一致，故称为判一致电路。逻辑图逻辑图逻辑逻辑表达式表达式最简与或最简与或表达式表达式Y&A&F1F2BCBCBCAFBCAF21BCABCBCAFBCAF21真值表真值表电路的逻辑功能电路的逻

5、辑功能A B CF1 F20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 01 01 01 10 10 10 11 1 由真值表可知，当3个输入变量A、B、C表示的二进制数小于或等于2时，F1=1；当这个二进制数在4和6之间时， F2=1 ；而当这个二进制数等于3或等于7时F1和F2都为1。 因此，这个逻辑电路可以用来判别输入的3位二进制数数值的范围。7.1.2 组合逻辑电路的设计组合逻辑电路的设计真值表真值表电路电路功能描述功能描述：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在

6、下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。设楼上开关为A，楼下开关为B，灯泡为F。并设开关A、B掷向上方时为1，掷向下方时为0；灯亮时F为1，灯灭时F为0。根据逻辑要求列出真值表。 1 穷举法 1 BA220VF实际电路图：A BF0 00 11 01 11001 2 逻辑表达式或逻辑表达式或卡诺图卡诺图最简与或最简与或表达式表达式化简 3 2 ABBAF已为最简与或表达式 4 逻辑变换逻辑变换 5 逻辑电路图逻辑电路图ABF=1用与非门实现BAY用同或门实现ABF&1&1真值表真值表电路电路功能描述功能描述：用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄3种，3种灯分

7、别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。设红、绿、黄灯分别用A、B、C表示，灯亮时其值为1，灯灭时其值为0；输出报警信号用F表示，灯正常工作时其值为0，灯出现故障时其值为1。根据逻辑要求列出真值表。 1 1 A B CFA B CF0 0 00 0 10 1 00 1 110001 0 01 0 11 1 01 1 10111 2 逻辑表达式逻辑表达式最简与或最简与或表达式表达式 3 2 4 逻辑变换逻辑变换ABCCABCBACBAF 3 ACABCBABBACCCABCBACBAABCCABABCCBAF)()( 4 ACABCBAF 5 逻辑电路

8、图逻辑电路图ACABCBAF 5 ABCF&111真值表真值表电路电路功能描述功能描述：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为F，根据逻辑要求列出真值表。 1 1 A B CFA B CF0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111 2 ABCCABCBAF 2 逻辑表达式逻辑表达式ABCF& 3 最简与或最简与

9、或表达式表达式 4 5 逻辑变换逻辑变换逻辑逻辑电路图电路图 3 4 5 ACABFACABBBACCCABCBAABCCABABCABCCABCBAF)()( 旅客列车按发车的优先级别依次分为特快、直快和普客3种，若有多列列车同时发出发车的请求，则只允许其中优先级别最高的列车发车。试设计一个优先发车的排队逻辑电路。真值表真值表电路电路功能描述功能描述 1 1 设输入变量为A、B、C，分别代表特快、直快和普客3种列车，有发车请求时其值为1，无发车请求时其值为0。输出发车信号分别用F1、F2、F3表示，F1=1表示允许特快列车发车， F2=1表示允许直快列车发车， F3=1表示允许普客列车发车。

10、根据3种列车发车的优先级别，可列出该优先发车的排队逻辑电路的真值表。 2 逻辑表达式及逻辑表达式及化简化简 2 CBAFBABCACBAFAABCCABCBACBAF321 3 画逻辑图画逻辑图 3 F3 A F2 & & 1 1 F1 B C CBAFBAFAF321使用与非门设计一个3输入、3输出的组合逻辑电路。输出F1、F2、F3为3个工作台，由3个输入信号A、B、C控制，每个工作台必须接收到两个信号才能工作：当A、B有信号时F1工作，B、C有信号时F2工作，C、A有信号时F3工作。真值表真值表电路电路功能描述功能描述 1 1 设A、B、C有信号时其值为1，无信号时其值为0；F1、F2、

11、F3工作时其值为1，不工作时其值为0。根据要求，可列出该问题的真值表。A B CF1 F2 F30 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 00 0 00 1 00 0 00 0 11 0 01 1 1 2 逻辑表达式及逻辑表达式及化简化简 2 CAABCCBAFBCABCBCAFABABCCABF321 3 画逻辑图画逻辑图 3 CAFBCFABF321F3AF2&1F1BC&1&11 1 半半加加器器7.2.1 加法器加法器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为。半加器真值表Ai BiSi Ci0 00 11 01 1

12、0 01 01 00 1iiiiiiiiiiBACBABABAS=1&AiBiSiCiAiBiSiCiCO半加器符号半加器电路图加数本位的和向高位的进位2、全加器、全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为。Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。iiiiiiiiiiiiiiiiiiiiBACBABACBABABACBACBAC1

13、111)()(11111111111)()()()(iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBCBACBCBACBACBACBACBASiiiiiiBACBAC1)(全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号=1&AiBiCi-1SiCi 逻辑图图2-2-3 全加器的逻辑图和符号&=11iiiiCBASAiBiCi-1SiCiCI CO逻辑符号实现多位二进制数相加的电路称为。串行进位加法器串行进位加法器：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 C3 S3 C2 S2 C1 S1 C0 S0C0-1A3 B3

14、 A2 B2 A1 B1 A0 B0COCOCOCOCICICICI：进位信号是由低位向高位逐级传递的，速度不高。 为了提高运算速度，在逻辑设计上采用超前进位超前进位的方法，即每一位的进位根据各位的输入同时预先形成，而不需要等到低位的进位送来后才形成，这种结构的多位数加法器称为超前进位加法器。7.2.2 数值比较器数值比较器用来完成两个二进制数的大小比较的逻辑电路称为。设 A B 时 L11；A B 时 L21；A B 时 L3 1。得1位数值比较器的真值表。A BL1(AB) L2(AB)L3(A=B)L1(AB)&逻逻辑辑表表达达式式逻逻辑辑图图7.3.1 二进制编码器二进制编码器3 3位

15、位二二进进制制编编码码器器输入输入 8 8个个互斥互斥的信号的信号输出输出 3 3位二进制代码位二进制代码真真值值表表用 n 位二进制代码来表示 个信号的电路称为二进制编码器二进制编码器n2753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIYI7I6I5I4 I3I2 I1Y2 Y1 Y0由或门构成111逻逻辑辑表表达达式式逻逻辑辑图图I7 I6 I5 I4 I3 I2 I1Y2 Y1 Y0&由与非门构成1111111753107632176542IIIIYIIIIYIIIIY输 入I输 出Y3 Y2 Y1 Y00(I0)1(I1)2(I

16、2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1输入输入 1010个个互斥互斥的数码的数码输出输出 4 4位二进制代码位二进制代码真真值值表表7.3.2 二十进制编码器二十进制编码器将十进制的10个数码09编成二进制代码的逻辑电路称为二十进制编码器二十进制编码器9753197531076327632176547654298983IIIIIIIIIIYIIIIIIIIYIIIIIIIIYIIIIY逻逻辑辑表表达达式式I9 I8 I7

17、I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y0由或门构成1111逻逻辑辑图图9753107632176542983IIIIIYIIIIYIIIIYIIYI9 I8 I7 I6 I5 I4 I3 I2 I1Y3 Y2 Y1 Y0111111111&在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。输 入I7 I6 I5 I4 I3 I2 I1 I0输 出Y2 Y1 Y010 10 0 10 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 11 1 11

18、1 01 0 11 0 00 1 10 1 00 0 10 0 0真真值值表表7.3.3 优先编码器优先编码器12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY逻辑表达式逻辑表达式逻辑图逻辑图111111&1&Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I08 8线线3 3线线优优先先编编码码器器如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就

19、可以了。7.4.1 二进制译码器二进制译码器把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为。设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为。3 3位二进制译码器位二进制译码器A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0

20、 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表真值表输入输入：3 3位二进制代码位二进制代码输出输出：8 8个个互斥互斥的信号的信号01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0逻辑表达式逻辑表达式逻辑图逻辑图电路特点：电路特点：与门组成的阵列与门组成的阵列集成二进制译码器集成二进制译码器74LS13874LS138 16 15 14 13 12 11 10 974L

21、S138 1 2 3 4 5 6 7 8VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0 A1 A2 S2 S3 S1 Y7 GND74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 S2 S3 S1(a) 引脚排列图(b) 逻辑功能示意图输 入使 能选 择输 出S1 32SS A2 A1 A001234567 YYYYYYYY 1 0 1 01 01 01 01 01 01 01 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 01 1 1

22、1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 1输入：输入：自然二进制码自然二进制码输出：输出：低电平有效低电平有效74LS138 74LS138 的真值表的真值表例例 用3/8线译码器 74LS138 和两个与非门实现全加器。解解 全加器的函数表达式为：11111111iiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBACCBACBACBACBAS将输入变量Ai、Bi、Ci-1分别对应地接到译码器的输入端A2、A1、A0

23、，由上述逻辑表达式及 74LS138 的真值表可得：1716151413121110 iiiiiiiiiiiiiiiiiiiiiiiiCBAYCBAYCBAYCBAYCBAYCBAYCBAYCBAY因此得出：74217421YYYYYYYYSi76537653YYYYYYYYCi接线图： & & Ai Bi Ci-1 1 Si Ci A2 Y0 A1 Y1 A0 Y2 Y3 Y4 S1 Y5 S2 Y6 S3 Y7 74LS138 二-十进制译码器的输入是十进制数的 4 位二进制编码（BCD码），分别用 A3、A2、A1、A0 表示；输出的是与 10 个十进制数字相对应的 10 个信号，用 Y

24、9Y0 表示。由于二-十进制译码器有 4 根输入线，10 根输出线，所以又称为 。把二-十进制代码翻译成10个十进制数字信号的电路，称为。7.4.2 二二 - 十进制译码器十进制译码器A3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 1 0 0 0 00 0

25、0 0 1 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0真值表真值表01239012380123701236012350123401233012320123101230 AAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAY A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&逻辑表达式逻辑表达式逻辑图逻辑图abcdefgh a b c d a f b e f g h g e

26、 c d(a) 外形图(b) 共阴极(c) 共阳极+VCCabcdefgh数数码码显显示示器器用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为。7.4.3 显示译码器显示译码器23b=c=f=g=1，a=d=e=0时时c=d=e=f=g=1，a=b=0时时共阴极共阴极显示译码器真值表显示译码器真值表7.5.1 数据选择器数据选择器输 入 D A1 A0输 出 YD0 0 0D1 0 1D2 1 0D3 1 1 D0 D1 D2 D3013012011010AADAADAADAADY真值表真值表逻辑表达式逻辑表达式地地址址变变量量输输入

27、入数数据据由地址码决定从路输入中选择哪路输出。4 4选选1 1数据选择器数据选择器逻辑图逻辑图1111D0 D1 D2 D3A1A0&1Y 16 15 14 13 12 11 10 974LS153 1 2 3 4 5 6 7 8VCC 2S A0 2D3 2D2 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D0 1Y GND集成集成 双双4 4选选1 1 数据选择器数据选择器 74LS15374LS153输 入输 出 S D A1 A0 Y1 0 D0 0 00 D1 0 10 D2 1 00 D3 1 1 0 D0 D1 D2 D3选通控制端S为低电平有效，即S=0时芯片被选

28、中，处于工作状态；S=1时芯片被禁止，Y0。例：用双例：用双4选选1数据选择器和非门构成数据选择器和非门构成全加器全加器。解解（1）分析设计要求分析设计要求Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1iiiiiiiiiiiiiiiiiiiiBACBACBABACBABABACBAC1111)()(11111111111)()()()(iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBACBCBACBCBACBACBACBAS （2）写出数据选择器

29、的输出函数逻辑函数。写出数据选择器的输出函数逻辑函数。3012011010013012011010012222211111DAADAADAADAAYDAADAADAADAAY 16 15 14 13 12 11 10 974LS153 1 2 3 4 5 6 7 8VCC 2S A0 2D3 2D2 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D0 1Y GND输 入输 出 S D A1 A0 Y1 0 D0 0 00 D1 0 10 D2 1 00 D3 1 1 0 D0 D1 D2 D3013012011010AADAADAADAADY （3）将全加器的输出逻辑函数式与数据选

30、择器的输出函将全加器的输出逻辑函数式与数据选择器的输出函数逻辑函数式进行比较。数逻辑函数式进行比较。1111iiiiiiiiiiiiiCBACBACBACBAS3210301201101001111111111DBADBADBADBADAADAADAADAAYiiiiiiii 设设 时，有时，有 故必须，故必须，2113011111DDCDDCii01,1ABAAYSiii1iiiCBAiiBA1iiiCBAiC3210301201101001222222222DBADBADBADBADAADAADAADAAYiiiiiiii 设设 时，有时，有 故必须，故必须，01,2ABAAYCiii12

31、220232110DDDCDi （4）画连线图。画连线图。集成集成 8 8选选1 1 数据选择器数据选择器 74LS15174LS151 16 15 14 13 12 11 10 974LS151 1 2 3 4 5 6 7 8VCC D4 D5 D6 D7 A0 A1 A2D3 D2 D1 D0 Y Y S GND7012201210120012.DAAADAAADAAADAAAY解：本题可以用代数法和卡诺图法求解。解：本题可以用代数法和卡诺图法求解。代数法1.选用数据选择器。由于选用数据选择器。由于F中有中有A、B、C三个变量，所以可选用三个变量，所以可选用8选选1数据选择器，如数据选择器

32、，如74LS151。2.写出标准写出标准 “与或” 表达式。表达式。例：用数据选择器实现逻辑函数：例：用数据选择器实现逻辑函数：BCACABFABCCABCBABCABCACABF3.写出写出8选选1数据选择器的输出表达式。数据选择器的输出表达式。4.比较比较 F与与 Y两式中最小项的对应关系。设两式中最小项的对应关系。设 YF，AA2，BA1，CA0，Y式中包含式中包含 F式中的最小项时，数据取式中的最小项时，数据取1，没有包含，没有包含 F式中的式中的最小项时，数据取最小项时，数据取0。7012201210120012.DAAADAAADAAADAAAYABCCABCBABCAF70122

33、01210120012.DAAADAAADAAADAAAY保留保留7012601250123012DAAADAAADAAADAAAY综合比较，可得：综合比较，可得：D0D1 D2D40 D3D5 D6D71卡诺图法1.选用数据选择器。由于选用数据选择器。由于F中有中有A、B、C三个变量，所以可选用三个变量，所以可选用8选选1数据选择器，如数据选择器，如74LS151。2.写出标准写出标准 “与或” 表达式。表达式。3.画出画出F和和8选选1数据选择器输出逻辑函数数据选择器输出逻辑函数Y的卡诺图。的卡诺图。4.比较比较F和和Y的卡诺图。的卡诺图。ABCCABCBABCAFABCCABCBABCA

34、F7012201210120012.DAAADAAADAAADAAAY 00 01 11 10 0 0 0 1 0 1 0 1 1 1 A B C 00 01 11 10 0 D0 D1 D3 D2 1 D4 D5 D7 D6 A2 A1 A0 例例 7-107-10 分别用 8选1 数据选择器 74LS151 和 4选1 数据选择器 74LS153 实现逻辑函数：ABCBACBAY解解 （1）用）用 8选选1 数据选择器数据选择器 74LS151 实现。实现。 列出函数的真值表。将输入变量A、B、C分别对应地接到 8选1 数据选择器 74LS151 的3个地址输入端 A2、A1、A0。 对照

35、函数的真值表和 74LS151 的真值表可知，将数据输入端 D0、D3、D4、D5 接 低电平低电平 0 ，D1、D2、D6、D7 接 高电高电平平 1 即可。ABCY74LS1511D0 D1 D2 D3 D4 D5 D6 D7 SA2A1A0C 1 74LS153Y211ABA1A0D0 D1 D2 D3 S 输 入 输 出 A1 A0 Y 0 0 0 1 1 0 1 1 D0（C） D1（C） D2（0） D3（1） （2）用）用4选选1数据选择器数据选择器74LS153实现。实现。 以 A、B 为变量列出函数的真值表。 将输入变量A、B分别对应地接到74LS153的2个地址输入端A1、

36、A0。对照函数的真值表和74LS153的真值表可知，将数据输入端D0接C、D1接C、D2接低电平0、D3接高电平1即可。ABCBACBAY7.5.2 数据分配器数据分配器由地址码决定将输入数据送给哪路输出。输 入输出A1 A0Y0 Y1 Y2 Y3D0 00 11 01 1D 0 0 00 D 0 00 0 D 00 0 0 D真值表真值表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据013012011010 ADAYADAYAADYAADY1 1路路-4-4路数据分配器路数据分配器24逻辑图逻辑图11DA1 A0Y0 Y1 Y2 Y3&013012011010 ADAYADAYAADY

37、AADY例例 设计从格雷码到二进制码的转换电路。 00 01 11 10 00 0 0 0 0 01 0 0 0 0 11 1 1 1 1 10 1 1 1 1 R3 R2 R1 R0 B3 的卡诺图33RB 00 01 11 10 00 0 0 0 0 01 1 1 1 1 11 0 0 0 0 10 1 1 1 1 R3 R2 R1 R0 B2 的卡诺图2323232RRRRRRB 00 01 11 10 00 0 0 1 1 01 1 1 0 0 11 0 0 1 1 10 1 1 0 0 R3 R2 R1 R0 B1 的卡诺图32121321312123121231231231231231)()()()(RRRRRRRRRRRRRRRRRRRRRRRRRRRRRRRB 00 01 11 10 00 0 1 0 1 01 1 0