第11讲绝热电路类型等

1、Adiabatic电路 C充电时：电源的能耗221ddLPVCE 功耗从哪儿来？ 功耗一般分两种(1)开关的动态功耗， 1 电容充放电 2 P/N MOS 同时打开形成的瞬间短路电流 (2)来自漏电的静态功耗 1 扩散区和衬底形成二极管的反偏电流 2关断晶体管中通过栅氧的电流 芯片的漏电会随温度变化，所以当芯片发热时，静态功耗指数上升，漏电流也会随特征尺寸减少而增加。 公式：Ptotal = Pdynamic + Pshort + Pleakage 每周期能耗 减小能耗方法：第一，多阈值泄漏优化（mutiple threshold leakage optimization）。库文件一般有三版：

2、低Vth(快，大漏电)，标准Vth,高Vth(慢，低漏电)。工具一般尽量用高Vth cell,而由于timing限制则需用低Vth cell.很明显，选库很重要。 第二，多个电压域（multiple voltage domains）。不同工作电压需要库的支持。不同电压区域的划分则需要前后端设计的协作。 第三，基于门控时钟的本地锁存。这是在成组的flop之前加上特定的时钟门控锁存. 2DDaCVE 第四，分类门级优化（Classical gate level optimization）。改变单元尺寸，去除不必要的buffer,合并门，加入buffer减少skew,调整逻辑等等。 影响系统功耗的主

3、要因素有工作电压、工作电压、负载电容、门电路的开关次数和时钟数负载电容、门电路的开关次数和时钟数。这些参数就是进行SOC系统低功耗设计的出发点。电路能量的循环利用代替散热,采用交流电源电能转换为热能 电能向磁能的转换使用的功率时钟在上升或下降中具有渐变过程,它的能量传输方式是电源-信号节点-电源 首先对CMOS电路充电与放电过程中的能耗进行分析。以充电过程为例，在0-T的时间内，结点电容的电压Vc（t）从低电平Vc（t）=0开始充电至高电平Vc（t）=Vdd。假定电源电压为时间的函数Vd（t）,并有Vd（t） =Vdd。此外，流过MOS网络的充电电流也为时间的函数I(t),则这一过程转化为热能

4、的能量为： （1） 2100)()()()()()()(EEdttVtidttVtidttVtVtiEcTdTcddiss绝热计算过程：式（1）中E1为这一过程注入电路的总能量，E2为充电结束时结点电容最终存储的能量。由于电容器中的电流I(t)和电压Vc(t)之间有如下关系： （2） 因此可通过积分得到 如果把（2）式代入（1），我们可以得到： （3） 在采用直流电源的CMOS电路中 采用常量 ： 则有 （4）由式（1）可以得出，该结点在充电过程中的能量损耗为： 然. )()(01ddVcdtdVtVCE201)(ddVcddCVtdVCVEdd.212dddissCVEdttdVCtic)(

5、)(dVdddVtV)(221dddissCVE 而，如果0-T的时间内，Vd(t)逐渐上升至Vdd，且这一上升过程足够缓慢以致电容器上的电压Vc(t)能基本跟随 Vd(t)的变化，即Vc(t)= Vd(t)，则由式（3）可得 因此 ， 于是式（1）中 。这表示该结点在对应的充电过程中几乎没有能量转化为热能。同理可对结点电容的放电过程进行类似的分析。由以上分析得出的结论是：只要在电路中饭使用渐升、渐降的电源，并使结点电容在电压的充、放电过程中能跟随电源的变化，则此过程中转化为热量的能量就可以减少至0，此即所谓绝热开关过程。,2121ddCVE 21EE 0dissE 根据绝热电路的上述工作原理

6、，它的输出将通过导通的MOS器件跟随功率时钟的变化而成为一种钟控信号。因此，对该MOS器件的控制信号具有一定要求，它作为电路的输入信号也应具有钟控信号的形式。如果它与本级功率时钟具有相同的相位，则就不能很好的控制该MOS器件的开通以实现输入功率时钟的无损耗传输。有效电荷回收逻辑(ECRL)以前的绝热电路在预充电时传递能量，在赋值期恢复能量。但是现在绝大多数被推荐的绝热电路使用二极管或类似二极管的设备来预充电。但是在二极管间的电压下降会导致不可避免的能量消耗。有效的电荷恢复逻辑（ECRL）又称2N2P电路，采用一种新的方法，这种方法同时执行预充电和赋值。ECRL去除了预充电的二极管，而且比其它的

7、绝热电路能耗要小得多。ECRL转换器链和CLA都是采用这种方法来构造的ECRL的一般示意图如下： 逻辑赋值电路由两个nMOS管逻辑(F和Fb)构成，能量恢复电路由两个pMOS管(P1，P2)构成。输出节点的能量通过P1或P2恢复到电源。 缺点：无箝位nMOS管用于避免输出节点悬空。 fDQbQDb回顾：Static Latch based on RAMM1M2M3M4QM5DM6CLKM7DbM8CLKVDDQPP. 260 2. 22. 2N-2N2PN-2N2P 这种绝热逻辑类型源自于ECRL，是为了减少耦合效应。主要优点是交叉耦合nMOSFET开关在恢复阶段的大部份时间产生非浮动输出。

8、右图是2N-2N2P绝热缓冲器。该电路时钟的每个周期有四个状态：等待期、逻辑赋值期、保持期、能量恢复期。 ININbCLKP1P2N1N2N3N4OUTbOUTxy(a)(b)yxyoutoutboutoutbybxbxxxbybybyoutoutboutoutb xyoutoutbybxboutxyoutb(c)(d)sbsxbzxoutoutboutoutbzbxzss01四相绝热二进制计数器DCLK1QQbCLK2CLK3CLK4Db3. 正反馈绝热逻辑正反馈绝热逻辑(PFAL) 二个N树型实现逻辑功能，这种逻辑类型也产生正负输出量。与ECRL的主要差异是PFAL采用二个pMOSFET和

9、二个nMOSFET锁存器.而ECRL只采用二个pMOSFET，还有PFAL的功能块是并联的传输pMOSFET。因此当电容充电时等效阻抗更小。在复原阶段, 负载电容返回给供给电压的能量减少。 4、PAL-2N 上图是SR触发器 赋值树由N3,N4组成，N7是Q反馈路径上的晶体管，互补的赋值树由N5,N6组成，N8是QB反馈路径上的晶体管，控制反馈晶体管N7,N8的是时钟Vclk。 在赋值阶段，当Vclk达到Vtn， N7,N8开启，依据逻辑Q和QB,对N4,N6上的门电容充电，考虑到Q=1,QB=0，N4门电压将被充电至Vdd-Vtn.。 Vclk在恢复阶段下降，N4门电容通过N7放电，当N7关

10、闭后，能量就动态的存储在门里。HSPICE仿真可以看到这个门电压大约1V（电源电源为5V）,足够在第二个赋值阶段开启N4。对N6来说 Q=0,QB=1，可同样运行。 真正的输出赋值树是当S=1,Q=1(前一状态)时，互补的输出赋值树是当R=1,QB=1(前一状态),S和R不能同时为1。 尽管如此，还有一特殊情况，S=1,QB=1(前一状态)(或者R=1,Q=1(前一状态)这种情况下，在赋值阶段，N3,N6（N4,N5）都开启，但N6与N3相比较弱，所以Q充电更快点。 基本CAL缓冲器/反相器如上图（a）所示。该电路由两部分组成：逻辑赋值电路和能量恢复电路。逻辑赋值电路由两个nMOS管(N1，N

11、2)构成，能量恢复电路由两个pMOS管(P1，P2)构成，CX是用于控制N1,N2而引入的辅助时钟信号，箝位nMOS管(N3，N4)用于避免输出节点悬空。而输出节点的能 量 通 过 P 1 或 P 2 恢 复 到 电 源 。 级联CAL逻辑电路仅仅需要同一个功率时钟CLK，而辅助时钟(CX和CXb)交替控制每一级逻辑电路，如图(b)所示。CAL电路的波形如图(c)所示，辅助时钟CX和CXb交替控制逻辑赋值，其 频 率 是 功 率 时 钟 C L K 频 率 的 一 半 。 复杂的门电路可以用nMOS的组合逻辑块代替CAL逻辑电路中的输入nMOS管（N1和N2）来实现，上图（a）所示为2输入与门

12、，(b)2输入或门，(c)2输入异或门和与或门。图中，为了方便，仅仅画出了N逻辑输入模块 复杂数字系统可以通过基本门电路实现。通过这些门电路可设计CAL加法器，CAL触发器等。 单相 右图是：功率时钟产生器图及其波形 。 原理是：当CK为高时,PCK为零，当CK为低时，RC振荡，PCK慢慢变高，功率时钟产生。 VDD/2LrRCCKPCKQ+-ckVDDTPCK0VVDD0V2、两相 pc10VTL N1 N3P1P3clk1VDDclk3Adiabatic blockAdiabatic blockpc3pcb3pcb1pc1pc3clk1clk3VDD0VVDD0VVDD0VVDD , 故

13、如果频率很小，即W很小，那么R可以忽略不计， 电压的有效值 故 +-IALRALCDDVTERIPAL22/ IfERALAL,211ALALfCCIU,22DDVU ,222DDALVfCIfVICDDAL/22222DDALALALALALVCTCRfRIE 在低功耗设计技术的紧急需求背景下，一种新型低功耗电路设计技术绝热计算 (Adiabatic Computing)或称能量恢复（Energy Recovery）电路设计技术应运而生，对它的研究方兴未艾。这一技术的核心思想是通过延长电荷的传输时间以及恢复和重新利用信号能量来实现低能耗运算。而在传统设计中，这些能量将以热能的形式消耗掉。因此它可以成为传统降低功耗方法（如降低电源电压，减少开关电容等）的补充，也可以是在传统方法进入