多层印制板设计综合实训技术报告

1、Nmn jing Institute Of In dustry Tech no logy多层印制电路板设计综合实训技术报告组 号：成员姓名：班 级：指导教师：课程名称：多层印制电路板设计综合实训提交日期：目录1髙速PCB基础知识12 2.4GHz通用头端印制电路板设讣42.1项目背景42.2 2.4GHz通用头端的原理介绍5221基本原理5222基本要求52.3电路中主要芯片6131 BAP5A02 芯片6132 BGA6589 芯片8133 BGU2003 芯片92.4电路设i十过程112.5电路图132.5.1电路原理图13252电路PCB图142.6项目小结143基于ISP1521的US

2、B高速转接器印制电路板设汁163项目背景163.2基于ISP1521的USB高速转接器的原理16321基本原理163.2.2基本要求173.3电路中主要芯片17331 ISP1521 芯片17芯片特点17332 NDS9435A 芯片20333 PCF8582 芯片213.4电路设计过程233.5电路图243.5.1电路原理图243.5.2 电路 PCB 图273.6项目小结274实训总结281高速PCB基础知识在设计高速电路板时，自动化设汁工具有时不能发现一些不很明显但却非常重要的问 题。然而，只要在设计的早期步骤当中采取一些描施就可以避免这种问题。如： 叠层数问题一个好的叠层结构是对大多数

3、信号整体性问题和EMC问题的最好防范措施，同时也最 易被人们误解。这里有几种因素在起作用，能解决一个问题的好方法可能会导致其它问题的 恶化。很多系统设计供应商会建议电路板中至少应该有一个连续平而以控制特性阻抗和信号 质量，只要成本能承受得起，这是个很好的建议。EMC咨询专家时常建议在外层上放苣地 线填充（ground fill）或地线层来控制电磁辐射和对电磁干扰的灵敏度，在一左条件下这也是一 种好建议。然而，由于瞬态电流的原因，在某些普通设计中采用这种方法可能会遇到麻烦。首先， 我们来看一对电源层/地线层这种简单的情况：它可看作为一个电容，可以认为电源层和地 线层是电容的两个极板。要想得到较大

4、的电容值，就需将两个极板靠得更近（距离D）,并增 大介电常数Er。电容越大则阻抗越低，这是我们所希望的，因为这样可以抑制噪声。不笛 其它层怎样安排，主电源层和地线层应相邻，并处于叠层的中部。如果电源层和地线层间距 较大，就会造成很大的电流环并带来很大的噪声。如果对一个8层板，将电源层放在一侧而 将地线层放在另一侧，将会导致如下问题：最大的串扰。由于交互电容增大，各信号层之间的串扰比各层本身的串扰还大。最大的环流。电流围绕各电源层流动且与信号并行，大量电流进入主电源层并通过地线 层返回。EMC特性会由于环流的增大而恶化。失去对阻抗的控制。信号离控制层越远，由于周用有其它导体，因此阻抗控制的精度就

5、越低。 由于容易造成焊锡短路，可能会增加产品的成本。PCB的各层分布一般是对称的。依笔者 拙见，不应将多于两个的信号层相邻放置：否则，很大程度上将失去对SI的控制。最好将 内部信号层成对地对称放置。除非有些信号需要连线到SMT器件，我们应尽疑减少外层的信 号布线。对层数较多的电路板，我们可将这种放宜方法重复很多次。也可以增加额外的电源层和地 线层：只要保证在两个电源层之间没有成对的信号层即可。髙速信号的布线应安排在同一对信号层内：除非遇到因SMT器件的连接而不得不违反 这一原则。一种信号的所有总线都应有共同的返回路径（即地线层）。有两种思路和方法来判 断什么样的两个层能看成一对：保证在相等距离

6、的位置返回信号完全相等。这就是说应将信号对称地布线在内部地线层 的两侧。这样做的优点是容易控制阻抗和环流：缺点是地线层上有很多过孔，而且有一些无 用的层。相邻布线的两个信号层。优点是地线层中的过孔可控制到最少（用埋式过孔）：缺点是对 某些关键信号这种方法的有效性下降。我喜欢采用第二种方法。元件驱动和接收信号的接地连接最好能够宜接连接到与信号布线层 相邻的层而。作为一个简单的布线原则，表层布线宽度按英寸计应小于按亳微妙讣的驱动器 上升时间的三分之一（例如：髙速TTL的布线宽度为1英寸）。如果是多电源供电，在各个电源金属线之间必须铺设地线层使它们隔开。不能形成电容, 以免导致电源之间的AC耦合。上

7、述措施都是为了减少环流和串扰，并增强阻抗控制能力。地线层还会形成一个有效的 EMC“屏蔽盒“。在考虑对特性阻抗的影响的前提下，不用的表层区域都可以做成地线层。 特性阻抗一种好的叠层结构就能够作到对阻抗的有效控制，其走线可形成易懂和可预测的传输线 结构。现场解决工具能很好地处理这类问题，只要将变量数目控制到最少，就可以得到相当 精确的结果。但是，当三个以上的信号层叠在一起时，情况就不一泄是这样了，英理由很微 妙。目标阻抗值取决于器件的工艺技术。高速CMOS技术一般能达到约70Q：髙速TTL器 件一般能达到约80Q至100Q。因为阻抗值通常对噪声容限和信号切换有很大的影响，所以 进行阻抗选择时需要

8、非常仔细：产品说明书对此应当给出指导。现场解决工具的初始结果可能会遇到两种问题。首先是视野受到限制的问题，现场解决 工具只对附近走线的影响做分析，而不考虑影响阻抗的其它层上的非平行疋线。现场解决工 具在布线前，即分配疋线宽度时无法知道细右，但上述成对安排的方法可使这个问题变得最 小。值得一提的是不完全电源层（partial power planes）的影响。外层电路板上在布线后经常挤 满了接地铜线，这样就有利于抑制EMI和平衡涂敷（balance plating）o如果只对外层采取这样 的措施，则本文所推荐的叠层结构对特性阻抗的影响非常微小。大量采用相邻信号层的效果是非常显著的。某些些现场解决

9、工具不能发现铜箔的存在，因 为它只能检查印制线和整个层面，所以对阻抗的分析结果是不正确的。当邻近的层上有金属 时，它就象一个不太可靠的地线层一样。如果阻抗过低，瞬时电流就会很大,这是一个实际 而且敏感的EMI问题。导致阻抗分析工具失败的另一个原因是分布式电容。这些分析工具一般不能反映引脚和过 孔的影响（这种影响通常用仿頁器来进行分析）。这种影响可能会很大，特别是在背板上。其 原因非常简单： 特性阻抗通常可用公式计算：V% 貝中，L和C分别是单位长度的电感和电容。如果引脚是均匀排布的，附加的电容将大大影响这个计算结果。公式将变成:C”是单位长度的引脚电容。如果像在背板上那样连接器之间用直线相连，

10、就可用总线路电容以及除了第一和最后一个引 脚之外的总引脚电容。这样，有效阻抗就就会降低，甚至可能从80Q降到8Q。为了求得有 效值，需将原阻抗值除以：Jl+災延迟模拟时，应该考虑元件和封装的电容（有时还应包括电感）。要注意两个问题。首先，仿真 器可能不能正确模拟分布式电容：其次，还要注意不同生产情况对不完全层而和非平行走线 的影响。许多现场解决工具都不能分析没有全电源或地线层的叠层分布。然而，如果与信号 层相邻的是一个地线层，那么计算岀的延迟会相当糟糕，比如电容，会有最大的延迟：如果 一个双而板的两层都布有许多地线和VCC铜箔，这种情况就更严重。如果过程不是自动化 的话，在一个CAD系统中设宜

11、这些东西将会是很繁乱的。EMCEMC的影响因素很多，苴中许多因素通常都没能得到分析，即使得到分析，也往往是 在设计完成以后，这就太迟了。下而是一些影响EMC的因素：电源层的槽缝会构成了四分之一波长的天线。对于金属容器上需开安装槽的场合，应 采用钻孔方法来代替。有一位设计人员，他遵循了所有的设计规则，也作了仿真，但他的电路板仍然有很多辐 射信号。原因是：在顶层有两个电感相互平行放置，构成了变压器。由于不完全接地层的影响，内层低阻抗引起外层较大的瞬态电流。采用防卫设讣可以避免这些问题中的大多数。首先应该做出正确的叠层结构和布线方略，这 样就有了好的开始。2 2.4GHz通用头端印制电路板设计2.1

12、项目背景2.4GHz无线技术是一种短距离无线传输技术，具有带宽高（2Mbps）,双向传输, 抗干扰性强，传输距离远（短距离无线技术范弗I）,耗电少的优点。2.4GHz通用头端应用于无线通信、LAN、Video/TV信号传输等领域。涉及功率放大器 （PA）的TX通道设计、低噪声放大器（LNA）的Rx通道设计以及应用于天线的RF多路技 术。尽管目前的IC工艺能够将头端集成到某些扩充的功能中，但事实上专用的分立器件还 是需要的，比如应用于实现特殊的输岀功率。基于实际的设讣，必须关注头端和现有的 Philips芯片的接口。2.4GHz通用头端内部LNA的位置如下图所示。2.4GHz ISM头端支持半双

13、工工作。这就意味着发送和接收不能同时进行。TX和RX工作的 时间称作为所谓的时间片或简称为时。对于一个选左的标准，TX和RX时隙的顺序是明确 的。特殊的握手操作是将几个TX和RX时隙封装成一个所谓的时帧或简称为帧。连接到这 种无线应用的用户点接入点必须遵守相同的时隙功能、相同的帧顺序以及泄时程序（同步）。 这些问题必须受控于特殊的标准，通常由ETSI、IEEE、NIST、FCC、CEPT等这样的协会 或组织来规左。2.2 2.4GHz通用头端的原理介绍2.2.1基本原理在用户新片的控制下（SPDT-PIN）,在TX时隙，基于结型二极管BAP51-02的头端SPDT 开关（Single-Pole

14、 Double-Throw单刀双掷开关）关闭位于天线和功率放大器之间的通道。PA能够被PAUyP/N关闭或打开。输出的信号能够通过天线发射入以太空间。以太是无线RF信号从一个接入点到另一个接入点传输的自然环境媒体。由于TX信号通过BGA6589 功率放大器放大，因此可以发射更强的功率并能到达更远的地方。RX时隙段是接收信号。 在这种工作模式下，天线在SPDT-PIN的控制下切离PA（功率放大器）并被连接到LNA输入 端。LNA能够被NVrr - Pin打开或关闭。对接收机的性能进行系统分析显示，通过减小RX系统噪声的彩响，BGU2003低噪声放大器的确能改善接收机的灵敏度。在噪声输入接收IC

15、前设置非常低噪声、合适的増益时是有可能做到的。这将导致接收机能够在接入点完全接收 更远距离的信号。其效果可以通过数学的关系描述如下：NF = 10Iog(F) = 101og(Pout 碍PinNoise普通的噪声图（NF）定义：当系统工作于华氏0度以上的时候，噪声比率F大于1 （Fl或NF>OdB） o叠加LNA和RX芯片的作用，整个系统噪声比率将为：Fsyst 仏+尹二® 说明系统噪声比率（包括LNA和RX芯片）至少为代册。等式中还包含RX通道芯片引起的二级噪声。但这个噪声将被LNA增益GainA所衰减。采用合适的LNA的确能减 小输入芯片的噪声比率。在这种关系中LNA的噪

16、声比率坊皿是主要的。2.2.2基本要求（1）学习PCB的电子兼容设计的相关知识；通过技术文档了解电路的功能；查阅资料完成设计资料预审。包括电路原理图功能设计要求、结构图分析，学习相关电子 技术资料；制定工作计划；完成绘制电路图；完成PCB板设计。2.3电路中主要芯片1.3.1 BAP51-02 芯片芯片描述BAP51-02是结型二极管，即PIN二极管。普通的二极管由PN结组成.在P和N半导体 材料之间加入一薄层低掺杂的本征（Intrinsic）半导体层，组成的这种P-I-N结构的二极管就是 PIN二极管.正因为有本征（Intrinsic）层的存在，PIN二极管应用很广泛，从低频到髙频的应 用都

17、有，主要用在RF领域，用作RF开关和RF保护电路，也有用作光电二极管 （PhotoDiode）0 PIN二极管包括PIN光电二极管和PIN开关二极管。微波开关利用PIN管在直流正,反偏压下呈现近似导通或断开的阻抗特性，实现了控制 微波信号通道转换作用.PIN二极的直流伏安特性和PN结二极管是一样的，但是在 微波频段却有根本的差别。由于PIN二极I层的总电荷主要由偏巻电流产生。而不是 由微波电流瞬时值产生，所以其对微波信号只呈现一个线性电阻。此阻值由直流偏置 决泄，正偏时阻值小，接近于短路，反偏时阻值大，接近于开路。因此PIN二极对 微波信号不产生肥线性整流作用，这是和一般二极管的根本区别，所以

18、它很适合于做 微波控制器件。因此，可以把PIN -极管作为可变阻抗元件使用。它常被应用于高频 开关（即微波开关）、移相、调制、限幅等电路中。PIN二极管的特性：加负电压（或 零偏压）时，PIN管等效为电容+电阻；加正电压时，PIN管等效为小电阻。用改变 结构尺寸及选择PIN -极管参数的方法，使短路的阶梯脊波导的反射相位（基准相位） 与加正电压的PIN管控制的短路波导的反射相位相同。还要求加负电压（或0偏置） 的PIN管控制的短路波导的反射相位与标准相位相反（-164°+164。之间即可）。图1 给出了 PIN二极管在正向导通时的电荷分布情况.为简化起见，我们假设I区域中电 子与空穴

19、分布对称且分布密度相同.设x=-d处的空穴分布密度为p1,在一d,0 区域中的剩余空穴电荷为，且位于尤=一%处，这样此区域的平均空穴密度为：这里A为结面积，q为单位电荷.qAd图1 PIN二极管的电荷设计PIN二极管时需主要考虑几个参数1.插入损耗：开关在导通时衰减不为零，称为插入损耗。2隔离度：开关在断开 时其衰减也非无穷大，称为隔离度。3.开关时间：由于电荷的存储效应，PIN管的 通断和断通都需要一个过程，这个过程所需时间。4.承受功率：在给立的工作条 件下，微波开关能够承受的最大输入功率。5.电压驻波系数：仅反映端口输入， 输出匹配情况。6.视频泄漏。7谐波：PIN二极管也具有非线性，因

20、而会产生谐 波，PIN开关在宽带应用场合，谐波可能落在使用频带内引起干扰。开关分类：反 射式和吸收式，吸收式开关的性能较反射式开关优良控制方式：采用TTL信号控制。 T通O断PIN二极管型号的选择主要是根据所做光功率计的测量范国来确左的。常用的PIN二极管（如FU-15PD）都是小信号工作器件，光敏面不合适，能接收的光功率范I羽 很有限，所以一般不用它做光功率计的探测器。PIN -极管还可以调石到高频范囤。为 改善隔离特性，我们可以将两个或多个二极管串联起来，但同时会引起介入损耗的增 大。PIN二极管本质上还属于电流控制的电阻器。为减少介入损耗，它们需要采用大 量的直流电源以降低I （本征）区

21、内的电阻率。这显然会影响电池寿命。这种特点， 再加上PIN二极管方案需要大量器件，使得这种技术很难应用于便携手持式产品。芯片外形芯片封装0-HHUNITA%cDE«EVrrm0.7050.350.25020.11.30.90.71.71.50.1500.51 mmI f 亠亠 1 t t t 1scaleDIMENSIONS (mm are ihe original dimensions!Note1 The narkina t>az locicats ihe cathode图二1.3.2 BGA6589 芯片芯片特点 50 Q增益阻抗带宽 20dBm输岀功率 SOT89封装单电

22、源供电芯片应用宽频带媒体功率增益小信号高线性放大可变增益和高功率放大与BGA2O31的连接移动电话和PCD和PDCD IF/RF减震器放大无线电数据SONET CATV的放大器驱动程序芯片描述BGA6589是硅材料的单片集成电路微波回路，宽频带的功率放大内部附有匹配电路， 由3个引脚SOT89塑制低热阻的SMD封装。对中等功率增益模块BGA6X89系列电阻反馈达林顿配置放大器。电阻反馈提供大带宽, 精度高。芯片外形及符号PinDescriptionSimplified outline Graphic symbol1 RF_OUT/BIAS2 GND3 RFJNuTu图三芯片封装图四1.3.3

23、BGU2003 芯片芯片特点低电流高电压增益低噪声纹波电流调整控制管脚供给和射频输出引脚连接芯片应用射频前端低噪声放大卫星电视高频振荡宽带应用，如手机，无绳电话等芯片描述BGU2003是一个由硅材料的双极性NPN的晶体管组成的单片微波集成电路，低偏宜电 压，采用塑料4引脚的SOT343R封装。芯片外形及符号CTRLVs + RFout2dTop viev;RFinGNDMAM427图五芯片封装DIMENSIONS (mm are the original dimansions)UNITAA1 maxbpbicDE0fl1LpQVwymm1.10.80.10.40.3070.50.250.102

24、.21.81.351.151.31.152.22.00.450.150.230.130.20.20.1图六2.4电路设计过程为了防止过压或电源极性错误对参考板的破坏，主板的接线上有一个输入的旁路稳压管 （D7、D8、D9）。在出现错误偏置的时候，二极管将直流终端旁路到地。由于这些原因， 请调整直流电源的限流器同时检查正确的电源极性和电压值。主板上的几个发光二极管直观 反映实际工作模式的主板功能。SPDT：SPDT 开关由DI、D2、R、C4、C3、LI、C2、C1等电路组成。电路 Q3,D6,R7,C18 控制开关的模式。PIN二极管的正向电流通过R1来设置。C4将D2的负极短路到地。C3 将

25、天线过来的信号耦合到开关并隔离直流成分。L1对RF来说是高阻抗，但能将直流电流 导通到PIN二极管。C2和C1短路RF残余部分内容。通过测试点T3可以测量通过SPDT 开关的直流电压。通过3V的逻借信号对Q3的正确开关操作，D6、D5以及Q3的B-E结共 同组成了直流电平转换电路。SPDT=LOW引起的D5闪烁，说明了 SPDT对连接到PA输出 端的天线终端的开关操作。C18对于连接到板上的长线引起的线噪声起到了退耦的作用。 C5、CIO、C14对MMIC起到隔离宜流的作用。SPDT的工作原理基于前述章节的四分之一 波长微带线TL3.当电源电压远低于3V的时候，结型二极管将进入到模拟衰减器模式

26、。LNA：LNA的偏宜电压因为集电极开路因此和上拉电路兼容。LNA的电源连接到终端LN的 Vcc。C20和C15滤除开关切换时的尖脉冲、偶和噪声以及线性啸叫。D9将电压钳位在3.6V 的最大值。电压超过3.6V的实验室电源将通过一只限流器。其目的是为了保护过压以及LNA 电路中错误的电源极性连接。R4是为了建立LNA输岀电路的偏程工作点。L2和C7的组合 形成了 LNA的输出L匹配电路。同时，L2还为MMIC的PIN4端提供直流偏置。而可选的 R3能为输出电路建立更宽的频带（Q值降低）或用来作为阻尼震荡。偏执点以及增益的调 整可以通过PIN3控制端的电流来实现。控制电流通过R2来调整和限制。C

27、16用来降低线 噪声。D8用来防止过压（超过3.6V）以及错误的电源极性。当LNctrl=HIGH时，LNA被 导通到最大的增益。这可以由发光二极管D3来显示说明。介于0V到3V的电压LNctrl可 以被用来待机、最大增益以及象AGC那样的可变增益。LNctrl和测试点T5 （通过R2）之 间的电势差能被用来讣算通过PIN3的实际控制电流。依赖于R12阻值的发光二极管D3用 来指示实际的LNA增益。LNA的输入阻抗以及最佳的噪声阻抗接近于50欧姆。C5隔离直 流。输入的回波损耗通过L4和C5的组合电路（看起来象天线连接端XI的谐振匹配）得到 优化。PA：功率放大器MMIC （IC2）需要一只4

28、.7V/83mA规格的电源。串联电阻R8、R13和R14 是为了实现输岀电压以及输出电流的温度稳左性。直流电流通过L3供给MICC,而且L3 隔离RF。泄漏的RF通过C11短路到地。通过测试点T2可看到PA输出直流电压。元器件 QI、RIO、C19组成的电路可以关断PA。电路Q4、R16、R17使得Pactrl和标准的逻借IC 兼容。根拯不同的逻辑输出幅度，需要一只上拉电阻。当PActrl=Logic HIGH时，D4闪烁 表示功率放大器已经导通。L5优化输入反射损耗。C10防止MMIC内部输入直流偏置被连 接到X3的电路移动。D7防止PA过压工作以及连接点X5处PAVcc错误的电源极性。2.

29、5电路2.5.1电路原理图图七2.5.2电路PCB图|匚*“5 FiHor<*r二）叵1区D* (?«<tH>寻XMG也厦用知萌谕板诙计.D血| D«<i忆21尤主姦代3快盘东* |Exer Bre PCB | 为入"B >«M«pMDmi(& st»U4«-6 t 嗣用坤RWi 审 Hatp T<* & l«ml« Bin _J l«cwiu<i岂 rerun g roaii g 05 3 Q 1I> c£< a*

30、x 让 3*x?; ik *X* m 孚齐壬氓Ki S齐壬河m匚Z门冋冋rmDcDCJSILjnng匚±21巳吕0却二匚媚 2叱A罟口上吕,= C昭匚=1吕吕£?LJL関K匸咱弘A-X;l>.C<nfn Y:-1 J.Jmm - Track (19.emm.Mmm|1»XMi.BoHomLb M«l：Ncini 7_ Wldlh.Sm Lcnfei：?JmmR ?图八2-6项目小结在本项目的实施过程中最主要也是最难的地方就是几条微带线的设计绘制，如果这几条 微带线没有做好的话，那么本项目做的是很不成功的，这样画出来的PCB图也是没有什么 意义

31、的。在本项目中要掌握一些阻抗匹配和微带线的知识,微带线是一根带状导（信号线）.与 地平而之间用一种电介质隔离开。如果线的厚度、宽度以及与地平而之间的距离是可控制的,则它的特性阻抗也是可以控制的匚微带线的特性阻抗Z0为:70 = 87/v 7 n/SQRT(Er+A)5.98/7/(08w+/)式中：£>为印制板介质材料的相对介电常数h为介电质层的厚度W为线的宽度t为线的厚度单位长度微带线的传输延迟时间，仅仅取决于介电常数而与线的宽度或间隔无关。另外，我画的这个PCB图的布局还有待于改进，如R12和C16之间的走线太长，几乎绕了一 圈才连上，还有PIN-极行D2的位置也不是很合适

32、圧线也有点长。日后还要改进完善。图九3基于ISP1521的USB高速转接器印制电 路板设计3.1项目背景3.2基于ISP1521的USB高速转接器的原理3.2.1基本原理集线器内核的主要部件有：* NXP串行接口引擎(SIE)*路由逻辑电路(Routing logic)* 传输翻译器Transaction Translator (TT)* Mini 主机控制器* HUB中继器* HUB集线器控制器*接口控制器*复位时钟恢复NXP串行接口引擎(SIE)执行所有的USB协议层。因为速度的要求SIE完全通过硬件 及连线实现而不采用固件软件操作来实现。该模块的功能包括：同步、格式(pattern)识

33、别、并行串行转换、位填充bit(dc-)stuffing、CRC校验及其生成、(PID)校验及生成、 地址识别、握手评估及生成。路由逻借电路根据HUB被配苣的拓扑逻辑切换信号至需要的模块(Mini-主机控制器、 全速USB中继器或高速USB中继器)传输翻译器(TT)是一个连接全速/低速模式USB外设至USB髙速上传模式的中介机构。 对于USB <IN,传输方向，HUB接收自全速/低速模式USB外设的数据先被记录在TT 缓存直到达到合适的长度才通过USB高速上传模式发送至USB主机：对于USB 'OUT' 传输方向，只要全速/低速模式的USB外设有能力接收或带宽足够。Min

34、i-主机控制器分配在TT缓存里的数据即会被连续发岀直至所有输出数据都被清空。TT 缓存只在分包(split)传输时使用。当HUB上传接口处于髙速模式时，内部Mini-主机控 制器为下传接口产生全速或低速USB IN. OUT或SETUP tokens,然而来自全速或低速USB 设备的回复则被收集在TT缓存里而直到complete split transaction时才淸理TT缓存。HUB中继器管理以数据包为基础的传递，执行数据包信号的传递及唤醒信号的传递。 ISP1520、ISP152O有两个中继器(一个高速中继器，一个低速中继器)，其主要的不同是 操作速度。当连接ISP1520 . ISP1

35、520至全速/低速USB主机系统时,ISP1520 . ISP1520 自动切换其工作状态为全速/低速USB HUB .集线器控制器提供接口状态报告：接口控制器为单个下行接口提供控制功能，它控制接 口路由模式，任何接口状态的改变都通过4hub status change (interrupt) endpoint'报告给主机控制器。322基本要求学习多层印制电路板的设计：学习PCB电子兼容设计的相关知识；通过技术文档了解电路的功能原理：查阅资料完成设计资料预审。包括电路原理图功能设计要求、结构图分析，学习相关电子 技术资料；制定工作计划；完成绘制电路图；完成PCB板设计。3.3电路中主要

36、芯片3.3.1 ISP1521 芯片芯片特点符合：USB规格2.0、ACPI、OnNow和USB电源管理要求；支持高速(480 Mbit/s),.全速(12 Mbit/s)及低速(1.5 Mbit/s)的数据传输速率；支持自供电Self-power支持USB休眠模式：可配置接口数：内部上电复位(POR)和低电压复位电路：接口状态指示器：集成HUB处理器、NXPSIE和USB收发器及USB外设控制器；集成过流检测电路：独立端口电源开关或所有端口总电源开关，独立端口单独过流保护或所有端口总过流保 护；简易I2C-bus (主/从)接口读取描述符参数、语言ID、厂商ID、产品ID、序列号ID 及配宜

37、信息：来源可以是外部EEPROM或是微控制器：上传接口的虚拟USB传输监控器(GoodLink)：集成的锁相环，低频率12MHz晶振可以减低电磁干扰(EMI)：支持的操作温度范围：-40 ° C to +70 ° C： ISP1521: LQFP80 封装：ISP152O: LQFP64 封装芯片应用监视器HUB笔记本USB端口扩展 USB主板的内部集线器扩展简易PC的集线器 USB集线器盒嵌入式USB主机应用的USB端口扩展工业环境的USB HUB应用芯片描述ISP1520. ISP1521是一系列单芯片的USB集线器芯片。它支持高速(480 Mbit/s),、全 速(1

38、2 Mbit/s)及低速(1.5 Mbit/s)的数据传输速率。其上传接口可以与高速或全速的USB 主机端口或HUB下传接口连接。其下传接口可以连接高速、全速或低速外设或HUB控 制器。ISP1520、ISP1521是完全用硬件实现的USB HUB控制器。连接多个全速的外 设控制器可以共享上传接口 480 Mbit/s带宽。ISP1520拥有4个下传端口，其3、4接口可以被关闭。ISP1521拥有7个下传端口， 其37接口可以被关闭。那些与生产商有关的vendor ID, product ID及string descriptors等可以被编程于芯片内部的ROH,也可存放于一个外接的I2Cbus

39、EEPR0M或 控制器中。ISP1520、ISP1521带有过流保护及LED状态指示的功能。芯片外形EQ7H2Ll NTs 二 s 匡N讥SdN Nd9N (WWN"2NyON JWifN"2NdON ZWIV 恥”叫 £化 A函N乙90百NZMSdEN'700NtMSdKNrooN AMSdN fOQONON INdV3EdsN IWIVN 9NH9回 N 9MSd 辺 N99O 回 N LMSci eFl N 190可 HUIH 1S31 lTJaAOI 1S31OCOV§ ol 1 i § £ 2 90 90s：5SS9

40、?ZOOe>QD0 >0 >OO0OOOX X 冋阖囱同原屈由冋朗由冈囤冋印冋冋El向冋印aNmdsfls创也凹凹回凶凹凹日口囹日已已日白日日囲QoonadQss *-a0<p zql*-zsno-ziiizsn On 0330 o z 2 n 0 C>Q (t 0 g 0 gQ .O o .O o Qo OniiisfE Hedeta XD0hDDIMENSIONS (mm are the original dimensions)UNITA max.Aia2AscDl”EGHdHeLLPVwyzj)Zeemm1.60.160.041.51.30.250 270.

41、130.180.1212.111.912 111.90.514 1513.8514.1513.8510 750.300.20 150.11 451.051.451.057°0°图十二3.3.2 NDS9435A 芯片芯片特点-5.3A, -30V RDS(ON)= 0.05WUGS=10URDS (ON) = 0.07 VV VGS = -6VRDS (ON ) = 0.09 W VGS = Y.5V为超低RDS(ON)设汁的髙密度电池电圧和电流处理性能宽应用范用芯片描述NDS9435A是P通道的功率放大模块，运用了火孩的髙密度DMOS专利技术。这个髙密度生产是特別为减小寄

42、生电阻而特别泄做的，提供髙效的开关特性，和在雪崩和交换模式 下，禁得起髙能量。这个器件的別适合低压应用，如笔记本电脑电源管理和其他的髙速开关 电源电路。芯片外形及符号图十三芯片封装©滴8 7 6 50.0500LEAD NO. 1 DENTIFICTION | |0.0200 rO.SllrypL2r| AT-0.0138 235曲5:!0.0390 0.99-j L 0.0500 1.270.2260令 | 0010025血 | 025| A | C 60.0200 0.51LAND 尸AFTERN RECOMMENDATIONSEATING45遵醐魄；當GAGE PJkNE-0.

43、0140 0.36ffMAX. TYP.ALL LEADSNOTES : UNLESS OTHERWISE SPECIFIEDALL LFADS1 STANDARD LEAD FINISH:SO 0.150 WIDE 8 LEADS200 M1CROINCKES / 5.08 MICRONS MINIMJM LEAD / TIN (SOLDER) ON COPPER THESE DIMENSIONS DO NOT INCLUDE MOLD FLASH MAXIMUM LEAD 0.024 0.609图十四3.3.3 PCF8582 芯片芯片特点低电源CMOS-最大动作电流20Ma最大待机电流l

44、0Ua(6.0V),典型4uA单电源正常工作电压低至2.5V串行I2-C总线上电复位芯片描述PCX8582X-2是一个2Kbi(的EEPRONL因为采用完全的CMOS技术，所以功耗低。编 程电压由片上提供，采用了一个电压倍乘器。PCX8582X-2封装外形如图15图15芯片封装V epinindV DDPTCSCLSDAPCX8582X-2封装外形fl REl(8x).271MSC180- 1detail A图十六3.4电路设计过程首先，根据各个芯片的PDF文档画出各个芯片的电路图符号（原理图库中没有的都要 画），然后根据ISP1521的芯片资料中介绍的工作原理和典型电路，画出原理图。因为本项

45、 目中要用到的元器件比较多，所以在画原理图的时候要注意画在两张图纸上，然后利用层次 图将其连接起来。层次原理图的设汁方法 自上而下设计流程图框图一自下而上设讣流程图框图二在本项目中采用了自下而上的设计方法。35>%351曲眾mffl®ss 一器XT4J XI心<nawv： X BV：.XF$V4 Xnri xOCJ：X nr» x mm xEjc gw OCXzzzzzzzzzzzzzx®5SM8?535?5| wn - W4vm Vk»«W«VIH/Wt$1H&15 V» K «V1>&

46、#163;nl;>Jf<A原理图3USBLVCCL(ll)VCC4J13)VCC2(17)VC C 1(50)VCC4(52)VCC廻)VCC3(30)VCC3(70) VRE5W)X3L) VR£F(5WXC?) VB3REGVCC5 VBUSL VBUS2 VBUS3 VBUS4 VEUS5 VBUS6 VEUS? OC1 N OC2.N OC3.N OC4_M OC5 N OC(5_N OC7JI PSW1_N PSW2 N PSW3.N PSW4JIPSW6JIPSW7_N TEST.LOW VBUS图十七USB2 审也轨hVCCL(ll) VCC4(13) VCC2(17) VC C 1(50) VCC4(52) VCC2(5d) VCC3(30) VCC3(70) VREF(5V)X3L) VREFfSVJXC?) V33REGVCC5VBUS1VBUS2VBUS3VBUS4VBUS5VBUS6VBUS7OC1 NOC2.N OC3NOC5 NOC6_N OC7.N PSW1_N PSW2 N PSW3.N PSW4.N PSVW_N