学习情境7多路抢答器的组装与调试

1、学习情景学习情景7 7 多路抢答器的设计与多路抢答器的设计与制作制作【 任务描述】任务描述】用数字实验箱或实验面包板搭接抢答器电路并调试。抢答器是知识竞赛经常用到的器材，电路包括了数字电路的逻辑门、组合逻辑电路、触发器、时序逻辑电路等。抢答器具有抢答、抢答显示、主持人复位功能。v【任务分析】【任务分析】v 技能目标技能目标 1、会绘制抢答器的原理框图，会选用集成电路，会分析工作原理； 2、会对电路加以扩展； 3、会用数字实验箱、组装、会用万用表调试电路。v知识目标知识目标 1、学习触发器、时序逻辑电路有关知识； 2、掌握逻辑元件的逻辑表达式、真值表、逻辑符号； 3、会分析时序逻辑电路； 4、掌

2、握555电路的分析及其应用方法； 5、掌握集成元器件的使用方法。【知识准备】【知识准备】1.触发器及其应用触发器及其应用 触发器是构成时序逻辑电路的基本逻辑部件。触发器是一种能够记忆1位二进制数的单元电路它具有两个互补的输出端Q和 。触发器有两个稳定的状态：0状态和l状态，约定以输出端Q的状态代表触发器的状态。在不同的输入情况下，它可以被置成0状态或1状态。由于当输入信号消失后，所置成的状态能够保持不变，所以触发器能够记忆二进制信息0和1， 可用做二进制数的存储单元。 通常约定，Qn称为现态，表示触发器在接收信号前所处的状态；Qn+1称为次态，表示 触发器在接收信号后建立的新的稳定状态。触发器

3、的次态Qn+1由输入信号值和触发器的现态决定。Q Q （1）基本RS触发器触发器是可以记忆1位二值信号的逻辑电路部件。根据逻辑功能的不同，触发器可以分为RS触发器、JK触发器、D触发器、T和T触发器。 基本RS触发器是任何结构复杂的触发器必须包含的一个最基础的组成单元，它可以由两个与非门或两个或非门交叉连接构成。由两个与非门构成的RS触发器：1） 基本RS触发器的组成RS门1门2正常情况下，两个输出端子应保持状态。一对互非的输入端子字母上面横杠表示触发器的两个稳定状态：输出端Q=1时，触发器为 态；输出端Q=0时，触发器处 态。2)基本RS触发器的工作原理RS门1门2次态Q n+1=0, Q

4、n+1=1 现态有0出1全1出0现态次态Q n+1=0, Q n+1=1 触发器状态由1变为0，置0功能！触发器状态不变，仍为置0功能！基本的RS触发器的两个与非门通过反馈线交叉组合在一起。只要两个输入端状态不同且输入端R= ，无论输出现态如何，次态总是为 ，因此通常把R称作。置置0功能功能(1)基本RS触发器的工作原理RS门1门2次态Q n+1=1, Q n+1=0 现态有0出1全1出0现态次态Q n+1=1, Q n+1=0 触发器状态由 变为 ，置1功能！触发器状态不变，仍为置1功能！2只要基本RS触发器的两个输入端状态不同且输入端S= 处低电平有效态，无论输出现态如何，次态总是为 ，因

5、此通常把S称作。置1功能(1)基本RS触发器的工作原理RS门1门2次态Q n+1=0, Q n+1=1 现态全1出0有0出1现态次态Q n+1=1, Q n+1=0 触发器状态不变，保持功能！触发器状态不变，保持功能！3当基本RS触发器的两输入端状态相同均为 时，都处无效状态。输出不会发生改变，继续保持原来的状态。因此在两个输入端同时为高电平时触发器起。全1出0有0出1保持功能保持功能 应避免的情况应避免的情况若 和 同时有效，即在 与 端同时加负脉冲，使 与 都为0，则1门与2门的输人端都至少有一个为0，因此两个门的输出都为1，即Q1、 1，这破坏了触发器应为互补输出的正常逻辑关系。而且，如

6、果 与 的负脉冲同时撤除，即 与 同时由0变1，那么，在撤除后的瞬间，两个与非门的4个输入端都为1， 因而两个门的输出都要从原来的高电平向低电平转化，由于半导体器件参数的离散性，因而产生了竟争，哪个门的转化速度快，哪个门就抢先输出低电平0，并迫使另一个门输出高电平1。然而门的转化速度是由半导体器件参数的离散性决定的，很难事先确定，因而使触发器的下一状态不可确定。把这种无法判定新状态的情况简称为状态不确定。不确定状态是禁止使用的。R RR RR RR RS SS SS SS SQ Q 时序波形图 反映触发器输入信号取值和状态之间对应关系的线段图形称为。置置0RS保持保持QQ3)基本RS触发器的特

7、征方程及状态转换真值表 特征方程S R= 0(约束条件) 由于基本RS触发器不允许输入同时为低电平，所以加一约束条件。Q n+1 = S + R Q n这种描述触发器逻辑功能的最简逻辑表达式称之为特征方程。 功能真值表 功能真值表以表格的形式反映了触发器从现态Qn向次态Qn+1转移的规律。这种方法很适合在时序逻辑电路的分析中使用。0 0 0禁止态禁止态0 0 1禁止态禁止态0 1 0 “置置0”0 1 1 “置置0”1 0 0 “置置1”1 0 1 “置置1”1 1 0 保持保持1 1 1 保持保持nQSR 简化真值表 功能真值表以表格的形式反映了触发器从现态Qn向次态Qn+1转移的规律。这种

8、方法很适合在时序逻辑电路的分析中使用。1 1 1 0 0 1 禁止态禁止态0 0 SRnQ2 钟控触发器钟控触发器 要保证一个庞大的数字系统能够有条不紊地工作，事实上，用于时间同步的时钟脉是必不可少的。同步时钟脉冲简称时钟，用CP表示。受时钟控制的触发器称钟控触发器。 逻辑功能的分类 根据在CP控制下逻辑功能的不同，通常把钟控触发器分成RS、D、JK、T、等类型。1） RS触发器触发器 在CP控制下，根据输入R、S情况的不同，凡是具有置0、置1和保持功能的电路都叫做RS触发器。 在基本RS触发器的基础上，增加两个与非门，就可以构成RS触发器，见图 当CP0时，S、R端数据信号被封锁，触发器状态

9、保持不变。当Cp1时，由于与非门D3和D4的输出分别为 和 。因此，触发器状态将按基本RS触发器的规律发生变化。R RS Sn n1 1n nQ QR RS SQ Q RS = 0 电路的时序图。RS触发器的时序图2 ） D触发器触发器在CP控制下，根据输入信号D情况的不同，凡是具有置0、置1功能的电路都称为D触发器。CP0时，D输入数据被封锁，触发器状态保持不变。CP1时，D0、 、即置0；D1、 、即置1 D DQ Q1 1n n特征方程特征方程逻辑电路、真值表逻辑电路、真值表时序图时序图D触发器逻辑电路D触发器时序图0 0Q Q1 1n n1 1Q Q1 1n n3） JK触发器触发器

10、在CP控制下，根据输入信号J、K情况的不同，凡是具有置0、置1、翻转、保持功能的电路，都称为JK触发器。逻辑图、真值表逻辑图、真值表CP0时，J、K输入数据被封锁，触发器保持不变。 CP1时，J0、K1时， 、即置0； J1、K0时， 、即置1； J0、K0时， 、即保持； J1、K1时， 、即翻转。0 0Q Q1 1n n1 1Q Q1 1n nn n1 1n nQ QQ Qn n1 1n nQ QQ Q特征方程为特征方程为n nn n1 1n nQ QK KQ QJ JQ Q4 ） T触发器触发器在CP控制下，根据输人信号T情况的不同，凡是具有保持和翻转功能的电路，都叫做T触发器。逻辑图、

11、真值表逻辑图、真值表CP0时，T输入被封锁，触发器保持不变。CP1时，T0、 即保持 T1、 即翻转。QQ1nn1nQQ状态方程状态方程n nn nn n1 1n nQ QT TQ QT TQ QT TQ Q（3） 触发方式触发方式 触发器作为数字系统中的存储部件，何时输入数据，何时进行输出状态转换，是受到CP严格控制的，这种触发器的时钟控制作用，被称为触发器的触发方式。由于各触发器具体的电路结构不同，故存在几种不同的触发方式这里主要介绍电平触发方式和边沿触发方式。 1） 电平触发方式电平触发方式 在上一节中所介绍的各种钟控触发器中，均有一个共同的特点.那就是CP0时，输入数据被封锁，输出状态

12、不改变，而在CP1时，才根据输入改变其输出状态。也就是说，这些触发器的数据输入和状态转换都发生在时钟CP1期间，即CP1时有效。通常将此称作电平触发方式（如果，有些电路是CP0时有效，那也属电平触发方式）。 电平触发型触发器的两种逻辑符号（以RS触发器为例）分别示于图中，电平触发型触发器有时也称具有输入使能控制的锁存器。2）边沿触发方式）边沿触发方式 边沿触发方式被定义为：触发器接收输入数据和输出状态转换同时发生在CP的某一跳变沿（上升沿或下降沿）。即在CP周期的其余时间里，触发器的输出状态与输人数据均无关。 边沿触发型的触发器比电平触发型触发器的抗干扰能力强。这对数字系统的稳定是大有好处的。

13、（4） 直接置位和直接复位直接置位和直接复位 在触发器的实际使用中，除信号输入端、输出端和时钟控制端以外，还常设置直接置位端 和直接复位端 。“直接”的含义是指它们不受时钟CP的控制，即不论CP情况如何，也不论信号输入如何，只要 （或） 有信号，输出将立即置“1”或“0”。d dS Sd dS Sd dR Rd dR R（5）主要参数）主要参数 1） 静态参数静态参数 触发器是由门电路构成，电气特性和门电路非常相似。因此，用以描述输入、输出特性的主要参数的定义和测试方法也和门电路基本相同。其中，主要有： 电源电流IE 通常只给出一个电源电流值，并且规定在测定此电流时，将所有输人端都是悬空。 输

14、入短路电流IIL 将各输入端依次接地，测得的电流就是各自的输人短路电流。 输入漏电流IIH 将每个输人端接至高电平时流入这个输人端的电流。 输出高电平UOH和输出低电平UOL测出触发器在 1和 0状态下 与 端的电平，即为UOH和UOL。 2）动态参数）动态参数 常用动态参数有两个，即： 平均传输时间tpd 指从时钟信号的动作沿开始，到触发器输出状态稳定的一段时间。 最高时钟频率fmax 当触发器接成T触发器时，所允许的最高时钟频率称为fmax 。 Q QQ Q2. 555电路及其应用电路及其应用（1）555电路的工作原理 555电路又称时基电路，555电路的简化的结构图如图 所示。 它的内部

15、由两个高精度的电压比较器，一个基本RS触发器、一个晶体管和3个5K电阻组成。故称为555电路。 对555电路中的两个电压比较器分析可知， 当当UTHUREF1、UTRUREF2时时，其比较器的输出uC1 = 0，uC2 = 1，使基本RS触发器 ， ，触发器置触发器置0，即，经反相器后输出为低电平。 当当 UTHUREF1、UTRUREF2时时，uC1 = 1，uC2 =0， 、 ， 触发器置触发器置1，输出为高电平。 0 0R R 1 1S S 1 1R R 0 0S S 晶体管V在电路中主要作为开关使用 时导通 时 截止1 1Q Q 0 0Q Q （2）555电路的应用实例电路的应用实例

16、1）构成无稳态振荡器）构成无稳态振荡器 用 555电路构成的无稳态振荡器电路如图 所示 接通电源后，电路输出矩形波 该电路输出矩形波的周期取决于电容器充、放电的时间常数，其充电时间常数为1 = （R1 + R2）C ，放电时间常数为 2 = R2C，输出的矩形波周期，工程上常用下式计算 T = T1 + T2 = 0.7( R1 + 2R2)C改变充、放电时间常数就可以改变矩形波的周期和脉宽。2） 构成施密特触发器（滞回比较器）构成施密特触发器（滞回比较器）工作原理如下UREF1 = 2VCC / 3、UREF2 = VCC / 3 当uIUREF1，uIUREF2时UREF1UTH，UREF

17、2UTR 1 1R R 0 0S S 1 1Q Q 0 0Q Q uo=1 输出高电平输出高电平当uI上升到UREF2uIUREF1时UREF1UTH，UTRUREF2 1 1Q Q 0 0Q Q 1 1R R 1 1S S uo=1 保持保持当uI上升到uI UREF1时，UREF1UTH，UREF2UTR， 0 0R R 1 1S S 0 0Q Q 1 1Q Q uo=0 输出低电平输出低电平uI再上升输出状态保持不变。这是输入电压由高到低变化的过程，由低到高的变化分析方法相同。输出波形如图b所示。【学习小结】【学习小结】（1）触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在

18、外界信号下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图5种方式来描述。触发器的特性方程是表示其逻辑功能的重要逻辑函数，在分析和设计时序电路时常用来作为判断电路状态转换的依据。（2）基本RS触发器的输出状态是否变化仅取决于 和 输人端的状态，只有当 和 端均为低电平而同时变为高电平时，电路的输出状态不定。其他情况输出均有固定的状态。D DR RD DS SD DS SD DR R（3）可控RS触发器的输出状态是否变化取决于R、S输人端和时钟脉冲的状态，当R和S端均为高电平，时钟脉冲由高电平变为低电平和时钟脉冲为高电平时R和S均由高电平同时变为低电平，电路的输出状态不定。其他情况输出均有固定的状态。可控RS触发器具有计数功能，但存在空翻现象。（4） JK和D触发器均具有计数功能且不会产生空翻。主从型触发器为时钟脉冲后沿触发维持阻塞型触发器为时钟脉冲前沿触发。（5） 寄存器分为数码寄存器和移位寄存器两类，数码寄存器速度快但必须有较多的输人和输出端，而移位寄存器速度较慢但仅需要很少的输人和输出端。（6