计算机系统结构总复习题

1、河南科技大学电信学院计算机系统结构期末试题总结一、单项选择题1、直接执行微指令的是( C ) A汇编程序 B编译程序 C硬件 D微指令程序2、对系统程序员不透明的应当是( D )。ACache存贮器 B系列机各档不同的数据通路宽度 C指令缓冲寄存器 D虚拟存贮器3、对机器语言程序员透明的是( B )。A中断字 B主存地址寄存器 C通用寄存器 D条件码4、计算机系统结构不包括( A )。 A主存速度 B机器工作状态 C信息保护 D数据5、从计算机系统结构上讲，机器语言程序员所看到的机器属性是( C )。A计算机软件所要完成的功能 B计算机硬件的全部组成C编程要用到的硬件组织 D计算机各部件的硬件

2、实现6、计算机组成设计不考虑( B )。A专用部件设置 B功能部件的集成度C控制机构的组成 D缓冲技术7、以下说法中，不正确的是( B )。软硬件功能是等效的，提高硬件功能的比例会： A提高解题速度 B提高硬件利用率C提高硬件成本 D减少所需要的存贮器用量8、在系统结构设计中，提高软件功能实现的比例会( C )。 A提高解题速度 B减少需要的存贮容量 C提高系统的灵活性 D提高系统的性能价格比9、下列说法中不正确的是( D )。 A软件设计费用比软件重复生产费用高 B硬件功能只需实现一次，而软件功能可能要多次重复实现 C硬件的生产费用比软件的生产费用高 D硬件的设计费用比软件的设计费用低10、

3、在计算机系统设计中，比较好的方法是( D )。 A从上向下设计 B从下向上设计 C从两头向中间设计 D从中间开始向上、向下设计11、"从中间开始"设计的"中间"目前多数是在( A )。A传统机器语言级与操作系统机器级之间B传统机器语言级与微程序机器级之间C微程序机器级与汇编语言机器级之间D操作系统机器级与汇编语言机器级之间12、系列机软件应做到( B )。A向前兼容，并向上兼容B向后兼容，力争向上兼容C向前兼容，并向下兼容D向后兼容，力争向下兼容13、推出系列机的新机器，不能更改的是( A )。A原有指令的寻址方式和操作码B系统总线的组成C数据通路宽度D

4、存贮芯片的集成度14、不同系列的机器之间，实现软件移植的途径不包括( B )。A用统一的高级语言 B用统一的汇编语言C模拟 D仿真15、利用时间重叠概念实现并行处理的是( A )。 A流水处理机 B多处理机C并行(阵列)处理机 D相联处理机16、浮点数尾数基值rm8，尾数数值部分长6位，可表示的规格化最小正尾数为( C )。 A0.5 B0.25 C0.125 D1/6417、在尾数下溢处理方法中，平均误差最大的是( A )。 A截断法 B舍入法 C恒置"l"法 DROM查表法18、浮点数尾数下溢处理时，最大误差最大，但下溢处理不需要时间，平均误差又趋于0的方法是( D )

5、。 A截断法 B舍入法 CROM查表法 D恒置"l"法19、程序员编写程序时使用的地址是( B )。 A有效地址 B逻辑地址 C辅存实地址 D主存地址20、计算机中优化使用的操作码编码方法是( B )。 A 哈夫曼编码 B ASCII码 C BCD码 D 扩展操作码21、外部设备打印机适合于连接到( B )。A数组多路通道 B字节多路通道C选择通道 D任意一种通道22、虚拟存储器常用的地址映象方式是（ A ）A全相联 B段相联C组相联 D直接23、下列关于虚拟存贮器的说法，比较证确的应当是( D )。 A访主存命中率随页面大小增大而提高 B访主存命中率随主存容量增加而提高

6、C更换替换算法能提高命中率 D在主存命中率低时，改用堆栈型替换算法，并增大主存容量，可提高命中率24、最能确保提高虚拟存贮器访主存的命中率的改进途径是( D )。 A增大辅存容量 B采用FIFO替换算法并增大页面 C改用LRU替换算法并增大页面 D改用LRU替换算法并增大页面数25、Cache存贮器常用的地址映象方式是( C )。 A全相联映象 B页表法映象 C组相联映象 D段页表映象26、与全相联映象相比，组相联映象的优点是( A )。 A目录表小 B块冲突概率低 C命中率高 D主存利用率高27、下列说法正确的是( D )。 ACache容量一般不大，命中率不会很高 BCache芯片速度一般

7、比CPU的速度慢数十倍CCache本身速度很快。但地址变换的速度很慢DCache存贮器查映象表和访问物理Cache其间可以流水，使速度与CPU匹配28、组相联映象、LRU替换的Cache存贮器，不影响Cache命中率的是( C )。A增加Cache中的块数 B增大组的大小C增大主存容量 D增大块的大小29、块冲突概率最高的Cache地址映象方式是( C )。A段相联 B组相联C直接 D全相联30、指令间“一次重叠”说法有错的是( B )。 A仅“执行k”与“分析k+1”重叠 B“分析k”完成后立即开始“执行k” C应尽量使“分析k+1”与“执行k”时间相等 D只需要一套指令分析部件和执行部件3

8、1、"一次重叠"中消除"指令相关"最好的方法是( A )。 A不准修改指令 B设相关专用通路 C推后分析下条指令 D推后执行下条指令32、IBM360/91属于( B )。 A向量流水机 B标量流水机 C阵列流水机 D并行流水机33、下列关于标量流水机的说法不正确的是( C )。 A可对标量数据进行流水处理 B没有向量数据表示 C不能对向量数据进行运算 D可以对向量、数组进行运算34、以下说法不正确的是( D )。 A线性流水线是单功能流水线 B动态流水线是多功能流水线 C静态流水线是多功能流水线 D动态流水线只能是单功能流水线35、静态流水线是指( C

9、 )。A只有一种功能的流水线B功能不能改变的流水线C同时只能完成一种功能的多功能流水线D可同时执行多种功能的流水线36、非线性流水线是指( B )。A一次运算中使用流水线中的多个功能段B一次运算中要多次使用流水线中的某些功能段C流水线中某些功能段在各次运算中的作用不同D流水线的各个功能段在各种运算中有不同的组合37、下列说法正确的是( B )。A"一次重叠"是一次解释一条指令B"一次重叠"是同时解释相邻两条指令C流水方式是同时只能解释两条指令D"一次重叠"是同时可解释很多条指令38、与流水线最大吞吐率高低有关的是( C )。A各个子过

10、程的时间 B最快子过程的时间C最慢子过程的时间 D最后子过程的时间39、在流水机器中，全局性相关是指( D )。A先写后读相关 B先读后写相关C指令相关 D由转移指令引起的相关40、流水机器对全局性相关的处理不包括( D )。A猜测法 B提前形成条件码C加快短循环程序的执行 D设置相关专用通路41、CRAY一I的流水线是( A )。A多条单功能流水线 B一条单功能流水线C多条多功能流水线 D一条多功能流水线42、IBM360/91对指令中断的处理方法是( A )。A不精确断点法 B精确断点法C指令复执法 D对流水线重新调度二、填空题1、 按照Flynn分类法,根据指令流和数据流的不同组织方式,

11、计算机系统的结构可以分为SISD(单指令流单数据流)、MISD、 MIMD或单指令流多数据流 和 多指令流多数据流 。2、Amdahl等人在1964年把系统结构定义为：由程序设计者所看到的一个计算机系统的属性，即 概念性结构 和功能特性。3、指令系统是软件设计人员与硬件设计人员之间的一个主要 分界面 ，也是他们之间互相沟通的一座桥梁。在计算机系统的设计过程中， 指令系统 的设计是非常关键的，它必须由软件设计人员和硬件设计人员共同来完成。 4、实现程序移植的主要途径有统一高级语言、系列机、 模拟 和 仿真 。5、系列机软件兼容必须做到向 后 兼容，尽可能争取向 上 兼容。6、开发并行性

12、是为了并行处理，并行性又包括有 同时 性和并发性二重含义。7、浮点数尾数基值增大。可使运算中的精度损失 减 小 可表示数的精度变 降低 。8、浮点数阶码位数影响数的可表示 范围 大小，尾数位数影响数的可表示 精度 大小。9、设计指令系统时，在功能方面的基本要求是：指令系统的完整性、 规整性 、高效率和兼容性。10、根据多台外围设备共享通道的不同情况，可将通道分为三种类型： 字节多路通道 、 选择通道 和数组多路通道。11、输入输出设备的异步性、实时性、与 设备无关 性三个特点是现代计算机系统必须具备的共同特性。12、评价存贮器性能的基本要求是大容量、 高速度 和低价格。13、虚拟存贮器主要是为

13、解决主存 容量 满足不了要求发展出来的。14、Cache存贮器是为解决主存 速度 满足不了要求发展出来的。15、虚拟存贮器是增加辅助 软硬 件。使主、辅存形成整体，速度接近于 主 存的。容量是辅存的。16、Cache存贮器是增加辅助 硬 件，使之速度接近于Cache的，容量是_主_存的。17、Cache存贮器对应用程序员是 透明 的。对系统程序员是 透明 的(填“透明”或“不透明”)18、程序在时间上的局部性表现在，最近未来要用的信息可能就是现在正在使用的信息，这是因为程序中有 存在着循环 。19、程序在空间上的局部性主要是因为程序通常是 地存储和执行，数据通常是 地存贮。 20、虚拟存贮器按

14、映象算法不同，存贮管理方式有段式、 页式 和 段页 式3种。21、在虚拟存储器中有三种地址空间，一种是应用程序员用来编写程序的地址空间，称为虚拟地址空间 第二种是 主存储器 的地址空间，第三种是辅存地址空间，也就是磁盘存储器的地址空间。它们对应的三种地址分别是 虚拟地址 、 主存地址 和辅存地址。22、段式虚拟存贮器是用 段 表来进行地址映象和变换的。23、段页式虚拟存储器的内部地址映象表机构有 快 表和 慢 表两部分。24、页面替换是发生于页面失效，同时又发生 页面争用 的时候。25、评价虚拟存贮器所用替换算法的好坏，主要是看主存 命中 率的高低，其次看算法是否易于实现，以及所需的辅助软硬件

15、的多少。26、Cache存贮器地址映象大多采用 全相联 映象或 组相联 映象，以利于实现。27、Cache存贮器采用组相联的映象规则是组间 直接 映象，组内各块间 全相联 映象。28、Cache存贮器写操作时，只写入Cache，仅当需要块替换时，才将其写回主存。称这种修改主存块内容的方法为 写回 法。29、在Cache存贮器中，CPU每次写Cache的同时，也写入主存，称这种更新主存块内容的方法为 写直达 法。30、Cache写不命中时，只写入主存储器，并不将该字所在块由主存调入Cache。称此分配法为 不按写 分配法。31、CPU写Cache不命中时，除写入主存外，同时还将含该字的主存块调入

16、Cache。称此分配法为 按写 分配法。32、层次存储系统的设计的目的是使有效存取时间接近于 最内层存储器 的存取时间，使总体的平均每字成本接近于 最外层存储器 的每字成本，容量接近于最大存储器的容量。33、解决重叠和流水中的操作数相关，不外乎是推后法和设置 相关专用通路 法两种基本方法。34、流水有部件、处理机、系统等不同等级，多个处理机之间的流水属 系统 级流水，也称 宏 流水。35、多功能流水线各功能段同时只能按某一种功能联接的称为 静 态流水线。36、多功能流水线各功能段同时可按不同运算或功能联接工作，称此流水线为 动 态流水线。37、流水线消除速度瓶颈的方法有 瓶颈过程再细分 和瓶颈

17、子过程多套并联两种。38、向量处理机的结构主要有 存储器-存储器结构 和 寄存器-寄存器结构 两种。39、先行控制（Look-ahead）技术的关键是缓冲技术和预处理技术，以及这两者的相结合。通过对指令流和数据流的预处理和缓冲，能够尽量使 指令分析 和 指令执行部件 独立地工作，并始终处于忙碌状态。三、判断题1、系统是否设浮点运算指令，对计算机系统结构是透明的。(× )2、软硬功能分配时，提高软件功能的比例会提高系统灵活性，也会提高解题速度。（ × ）3、经常用的基本单元功能，宜于用软件实现，以降低实现费用。( × )4、系列机应用软件应做到向前兼容，力争向下兼容

18、。(× )5、系列机不再是方向，因为它约束了计算机系统结构的发展。( × )6、系列机低档低价格，但性能太低;高档机高性能，但价格太高。因此，为获得高性能价格比，应尽可能购置性能价格比高的中档机。( )7、二进制数表示数据信息较之二一十进制数表示，其存贮空间利用率低，运算速度要快。( X )8、浮点数尾数下溢处理采用舍入法还是恒置"1"法，对计算机系统结构是不透明的。（ X ）9、对概率不等的事件用Huffman编码，其具体编码不唯一，但平均码长肯定是唯一的，且是最短的。( )10、多数I/O系统的结构应面向操作系统设计，考虑如何在操作系统与I/O系统之

19、间进行合理的软、硬件功能分配。( )11、低速打印机，在总线上传送数据时，其"数据宽度"宜用可变长块。( X )12、磁盘设备在数据传送时，数据宽度宜采用单字或单宇节。( X )13、对标量数据来说，并行主存系统的实际频宽采用多体单字方式的要比采用单体单字方式组成的高。( )14、在存贮体系中，地址的映象与地址的变换没有区别。( X )15、虚拟存贮器内部地址映象方式的选择，依据于是否有高的主存命中率，而不是高的实页冲突概率。( X )四、问答题1、实现软件移植的途径有哪些?各受什么限制?答：软件移植的途径主要有：统一高级语言，系列机，模拟与仿真。统一高级语言，由于只能实现

20、高级语言软件的移植，而目前高级语言种类繁多，无法完全统一成一种，只能相对统一成少数几种。系列机，由于系列内各档机器的结构变化不能太大，到一定时候会阻碍系列发展，只能实现在结构相同或相近的机器间的汇编语言应用软件的移植。模拟与仿真，模拟是用宿主机的机器指令解释，机器语言差别大时，速度慢；仿真是用宿主机的微程序解释，当机器差异大时，仿真困难，仿真的效率和灵活性差。2、计算机系统的Flynn(弗林)分类法是按什么来分类的?共分哪几类?解释其含义。答：弗林分类法是按指令流、数据流及其多倍性分类的。共分四类。SISD-指令部件只对一条指令处理，只控制一个操作部件操作。如一般的串行单处理机。SIMD-由单

21、一指令部件同时控制多个重复设置的处理单元，执行同一指令下不同数据的操作。如阵列处理机。MISD-多个指令部件对同一数据的各个处理阶段进行操作。这种机器很少见。MIMD-多个独立或相对独立的处理机分别执行各自的程序、作业或进程。例如多处理机。 3、计算机系统结构的定义是什么？它与计算机组成、计算机实现有什么区别和联系？指机器级程序员所看到的计算机属性，即概念性结构和功能特征。计算机组成是计算机系统结构的逻辑实现计算机实现是计算机系统结构的物理实现系统结构、组成和实现所包含的具体内容是随不同机器而变化的4计算机设计人员需要完成哪些设计任务？1、确定用户对计算机系统的功能、价格和性能的要求；2、确定

22、用户对计算机系统软硬件的要求；3、设计出符合今后发展方向的系统结构5什么是RISC？什么是CISC？RISC的主要特点是什么？RISC是精简指令集计算机。CISC是复杂指令系统计算机(1)  选取使用频度较高的一些简单指令以及一些很有用但又不复杂的指令，让复杂指令的功能由频度高的简单指令的组合来实现。(2)  指令长度固定，指令格式种类少，寻址方式种类少。(3) 只有取数/存数指令访问存储器，其余指令的操作都在寄存器内完成。(4)  CPU中有多个通用寄存器。(5) 采用流水线技术，大部分指令在一个时钟周期内完成。

23、采用超标量和超流水线技术，可使每条指令的平均执行时间小于一个时钟周期。(6)  控制器采用组合逻辑控制，不用微程序控制.(7)   采用优化的编译程序6什么是地址映象和地址变换，它们之间有什么关系？1、在Cache中，地址映象是指把主存地址空间映象到Cache地址空间；而地址变换则是指当程序已经装入到Cache后，在实际运行过程中，把主存地址如何变换成Cache地址；2、在虚拟存储器中，地址映象是把虚拟地址空间映象到主存地址空间；而地址变换是在程序被装入主存储器后，在实际运行时，把多用户虚地址变换成主存实地址或磁盘存储器地址。地址的映象和变换是

24、紧密相关的。采用什么样的地址映象方法，就必然有与这种映象方法相对应的地址变换方法。7Cache存储系统有几种替换算法，有什么区别？1、轮换法；2、LFU算法；3、比较对法；4、堆栈法。轮换法是一种先进先出（FIFO）算法，另外三种实际上都属于最久没有被使用（LFU）算法，只是它们的实现方式各不相同。8流水线中的“瓶颈”是如何产生的？有什么办法可以解决流水线“瓶颈”问题？流水线中各段时间不相等引起“堵塞”、“断流”等问题，执行时间长的一段将成为整个流水线的“瓶颈”。解决方法有：1、将流水线的“瓶颈”部分再细分；2、重复设置瓶颈功能段，让多个瓶颈功能段并行工作。9、在页式虚拟存贮器中，什么叫页面失

25、效?什么叫页面争用?什么时候两者同时发生?什么时候两者不同时发生?答：要访间的虚页不在实际主存申时，就会发生页面失效。当页面调入主存，主存中的页面位置全部已被其它虚页占用时，就会发生页面争用。当分配给程序的内存已被全部占用之后，只要发生页面失效，就一定会发生页面争用。反之，发生页面失效，并不会发生页面争用。10、计算机系统“由中间开始”设计，其“中间”指的是什么地方？这样设计的好处是什么？答："中间"是指多级层次结构中的软、硬件交界面，目前是处于传统机器级与操作系统机器级之间。这样设计，能合理地进行软、硬件的功能分配，优化软、硬件设计，可为软件和应用提供更多更好的硬件支持，

26、可使软、硬件同时设计，缩短系统的设计周期。 五、计算题1、用一台40MHZ处理机执行标准测试程序，它含的混合指令数和相应所需的时钟周期数如下： 指令类型指令数时钟周期数整数运算450001数据传送320002浮点150002控制传送80002          求有效CPI、MIPS速率和程序的执行时间。 2、某台计算机只有Load/Store 指令能对存储器进行读/写操作，其它指令只对寄存器进行操作。根据程序跟踪实验结果，已知每种指令所占的比例及CPI数如下： (1) 求上述情况下的平均CPI

27、。    (2) 假设程序由M条指令组成。算逻运算中25%的指令的两个操作数中的一个已在寄存器中，另一个必须在算逻指令执行前用Load指令从存储器取到寄存器。因此有人建议增加另一种算逻指令，其特点是一个操作数取自寄存器，另一个操作数取自存储器，即寄存器?存储器类型，假设这种指令的CPI等于2。同时，转移指令的CPI变为3。求新指令系统的平均CPI。3、某机器有10条指令，使用频度分别为： 0.01，0.15，0.12，0.07，0.08，0.13，0.15，0.03，0.17，0.09。 (1)计算用等长操作码编码的平均码长；4 (2)构造Huffman

28、树； (3)写出Huffman的一种编码，并计算其平均码长； (4)只有二种码长，求平均码长最短的扩展操作码编码及其平均码长。4、有一条流水线如下所示。(1) 求连续输入10条指令，该流水线的实际吞吐率和效率； (2) 该流水线的瓶颈在哪一段？请采取三种不同的措施消除此“瓶颈”。对于你所给出的新流水线，计算连续输入10条指令时，其实际吞吐率和效率。 5、试根据以下指令，阐述先行控制技术的工作过程： n LOAD R1，A1 n+1 ADD R1，R2 n+2 JMP L ¼L：¼五、计算题-1、试题序号：5812、题型：计算题3、难度级别：44、知识点：一、计算机体系结构的

29、基本概念5、分值：106、所需时间：15分钟7、试题关键字：解释执行8、试题内容：假设有一个计算机系统分为四级，每一级指令都比它下一级指令在功能上强M倍，即一条r+1级指令能够完成M条r指令的工作，且一条r+1级指令需要N条r级指令解释。对于一段在第一级执行时间为K的程序，在第二、第三、第四级上的一段等效程序需要执行多少时间？9、答案内容：解：假设在第一级上用时间K执行了该级IC条指令。1分对第二级而言，为了完成IC条指令的功能，第二级指令的条数为：。为了执行第二级条指令，需要执行条第一级的指令对其进行解释，所以对于第二级而言，等效程序的执行时间是： 2分对于第三级而言，为了完成IC条指令的功

30、能，第三级指令的条数为：。为了执行第三级条指令，需要执行条第二级的指令对其进行解释。那么对第二级而言，总的指令条数为： 3分而第二级等效于第一级条指令，同时还需要条第一级指令进行解释，所以第三级等效程序的执行时间是： 3分按照同样的逐层递推关系，不难求得第四级等效程序的总的执行时间为： 1分10、评分细则：10分/小题，评分细则分布在答案内容中。-1、试题序号：5822、题型：计算题3、难度级别：34、知识点：1.5 定量分析技术基础5、分值：106、所需时间：15分钟7、试题关键字：阿姆达尔定律8、试题内容：已知某商用计算机拟增加字符串操作功能。 若用软件实现，与无字符串操作相比，速度提高4

31、倍， CPU成本提高1/5倍；若用硬件实现，则速度是原来的100倍，,CPU成本是原来的5倍。 由实验测得，字符串操作占总运行时间的50%， CPU成本约占整机成本的1/3。你选用哪种设计方案?9、答案内容：解：采用软件方法时根据阿姆达尔定律，性能提高：=1.66 2分硬件成本提高到C=2/3 + 1/3* (1+1/5)=1.07 1分价格性能比为：C/S = 1.07/1.66 = 0.64 1分采用硬件方法时： S=1/（1-50%）+50%/100=1.98 2分硬件成本提高到C=2/3 + 1/3* 5=2.33 1分价格性能比为：C/S = 2.33/1.98 = 1.18 1分如

32、果仅考虑性能提高，则可选择硬件方法，而考虑性能提高和成本因素，则应选择软件方法。 2分10、评分细则：10分/小题，评分细则分布在答案内容中。-1、试题序号：5832、题型：计算题3、难度级别：44、知识点：一、计算机体系结构的基本概念5、分值：106、所需时间：15分钟7、试题关键字：CPU性能公式8、试题内容：假设我们考虑条件分支指令的两种不同设计方法如下： （1） CPUA：通过比较指令设置条件码，然后测试条件码进行分支。 （2） CPUB：在分支指令中包括比较过程在两种CPU中，条件分支指令都占用2个时钟周期而所有其它指令占用1个时钟周期，对于CPUA，执行的指令中分支指令占20%；由

33、于每个分支指令之前都需要有比较指令，因此比较指令也占20%。由于CPUA在分支时不需要比较，因此假设它的时钟周期时间比CPUB快1.25倍。哪一个CPU更快？如果CPUA的时钟周期时间仅仅比CPUB快1.1倍，哪一个CPU更快呢？9、答案内容：解：我们不考虑所有系统问题，所以可用CPU性能公式。占用2个时钟周期的分支指令占总指令的20%，剩下的指令占用1个时钟周期。所以 CPIA = 0.2 ´ 2 + 0.80 ´ 1 = 1.2 1分则CPU性能为： 总CPU时间A = IC ´ 1.2 ´ 时钟周期A 1分根据假设，有： 时钟周期B = 1.25

34、´ 时钟周期A 1分在CPUB中没有独立的比较指令，所以CPUB的程序量为CPUA的80%，分支指令的比例为： 20%/80% = 25% 2分这些分支指令占用2个时钟周期，而剩下的75%的指令占用1个时钟周期，因此： CPIB = 0.25 ´ 2 + 0.75 ´ 1 = 1.25 1分因为CPUB不执行比较，故： ICB = 0.8 ´ ICA因此CPUB性能为： 总CPU时间B = ICB ´ CPIB ´ 时钟周期B = 0.8 ´ ICA ´ 1.25 ´ (1.25 ´ 时钟周期A

35、) = 1.25 ´ ICA ´ 时钟周期A 2分在这些假设之下，尽管CPUB执行指令条数较少，CPUA因为有着更短的时钟周期，所以比CPUB快。如果CPUA的时钟周期时间仅仅比CPUB快1.1倍，则 时钟周期B = 1.10 ´ 时钟周期ACPUB的性能为： 总CPU时间B = ICB ´ CPIB ´ 时钟周期B = 0.8 ´ ICA ´ 1.25 ´ (1.10 ´ 时钟周期A) = 1.10 ´ ICA ´ 时钟周期A因此CPUB由于执行更少指令条数，比CPUA运行更快。 2

36、分10、评分细则：10分/小题，评分细则分布在答案内容中。-1、试题序号：5842、题型：计算题3、难度级别：24、知识点：一、计算机体系结构的基本概念5、分值：106、所需时间：15分钟7、试题关键字：CPU性能公式8、试题内容：对于一台400MHz计算机执行标准测试程序，程序中指令类型，执行数量和平均时钟周期数如下：指令类型指令执行数量平均时钟周期数整数450001数据传送750002浮点80004分支15002求该计算机的有效CPI、MIPS和程序执行时间。9、答案内容：解： 1分 3分 3分 程序执行时间=（）400=575s 3分10、评分细则：10分/小题，评分细则分布在答案内容中

37、。-1、试题序号：5852、题型：计算题3、难度级别：24、知识点：一、计算机体系结构的基本概念5、分值：106、所需时间：15分钟7、试题关键字：CPI8、试题内容：假定要在一个时钟速率为40MHz的标量处理机上执行20万条目标代码指令的程序，该程序中含有4种主要类型指令，每种指令类型所占的比例及CPI数如图所示。要求计算：(1)在单处理机上执行该程序的平均CPI.(2)根据(1)所得到的CPI值，计算相应的MIPS速率。指令类型CPI指令所占比例ALU160%LOAD/STORE指令(Cache命中时)418%Branch指令412%访存指令(Cache 不合中时)810%9、答案内容：解

38、：=CPIi ICi/IC=1 0.6+4 0.18+4 0.12+8 0.1=2.24 5分阶段 5分10、评分细则：10分/小题，评分细则分布在答案内容中。-1、试题序号：5862、题型：计算题3、难度级别：34、知识点：一、计算机体系结构的基本概念5、分值：106、所需时间：15分钟7、试题关键字：Amdahl定律8、试题内容：计算机系统有三个部件可以改进，这三个部件的加速比如下： 部件加速比130； 部件加速比220； 部件加速比310；(1) 如果部件1和部件2的可改进比例为30，那么当部件3的可改进比例为多少时，系统的加速比才可以达到10？(2) 如果三个部件的可改进比例为30、3

39、0和20，三个部件同时改进后，那么系统中不可加速部分的执行时间在总执行时间中占的比例是多少？9、答案内容：解：在多个部件可改进情况下Amdahl定律的扩展: 2分式中，fi为可加速部件i在未优化系统中所占的比例；Si是部件i的加速比。 4分 4分10、评分细则：10分/小题，评分细则分布在答案内容中。-1、试题序号：5872、题型：计算题3、难度级别：34、知识点：二、计算机指令集结构设计5、分值：106、所需时间：15分钟7、试题关键字：8、试题内容：指令集结构对于下面的三个赋值语句：A=B+CB=A+C D=A-B试用堆栈型、累加器型和通用寄存器型指令集 (1)分别用汇编指令加以编写。 (

40、2)为衡量存储器使用效率，假设对三种指令集均有：操作码占用一字节，存储器地址占用二字节，操作数占用四字节。计算三种代码序列自存储器取指所需总字节，取数或存数所需的总字节。哪一种结构需传送的总字节数最少?9、答案内容：答：（1）汇编指令编写如下： 5分 堆栈型累加器型寄存器型PUSH BPUSH CADD TOP A PUSH C ADDTOP BPUSH A SUBPOP D LOAD BADD CSTORE AADD CSTORE BLOAD ASUB BSTORE DLOAD R1，BADD R1，C STORE A，R1LOAD R2，CADD R2，R1STORE B，R2SUB R1

41、，R2STORE D，R1（2）据上面的指令序列，计算得： 5分 堆栈型 累加器型 寄存器型取指：10+7*2=248+8*2=248+20*2=28存取数：7*4=288*4=326*4=24总计：52字节 56字节 64字节10、评分细则：10分/小题，评分细则分布在答案内容中。-1、试题序号：5882、题型：计算题3、难度级别：34、知识点：二、计算机指令集结构设计5、分值：106、所需时间：15分钟7、试题关键字：DLX指令集结构8、试题内容：1、现有如下C语言源代码：for (i=0;i<=100,i+)Ai=Bi+C;其DLX实现代码如下：ADDIR1,R0,#0SW2000

42、（R0）,R1loop:LWR1,2000(R0)MULTR2,R1,#4ADDIR3,R2,#5000LWR4,0(R3)LWR5,1500(R0)ADDR6,R4,R5LWR1,2000(R0)MULTR2,R1,#4ADDIR7,R2,#0SW0(R7),R6LWR1,2000(R0)ADDIR1,R1,#1SW2000(R0),R1LWR1,2000(,R0)ADDIR8,R1,# -101 BNEZR8,loop其中，A和B是两个32位整数的数组，C和i均是32位整数。假设所有数据的值及其地址均保存在存储器中，A和B的起始地址分别是0和5000。C和i的地址分别是 1500和2000

43、。在循环的两次迭代之间不将任何数据保存在寄存器中。求：（1）该程序段共执行了多少条指令。（2）程序对存储器中的数据访问了多少次？（3）DLX代码的大小（占用存储空间大小）是多少字节？9、答案内容：解：（1）总共执行的指令数是初始化的两条指令加上循环中重复的指令条数：执行的指令 = 2+（16×101）=1618 3分（2）数据访问包括LOAD和STORE指令。为了计算数据访问的次数，可以用循环次数乘以每次循环数据访问次数再加上初始化中的1条STORE指令数：数据访问次数 = 1+8×101= 809 3分(3)代码大小就是程序中汇编指令数乘以4个字节（DLX中每条指令占4字

44、节）：代码大小 = 4×18 = 72B 1分10、评分细则：10分/小题，评分细则分布在答案内容中。-1、试题序号：5892、题型：计算题3、难度级别：34、知识点：三、流水线技术5、分值：106、所需时间：15分钟7、试题关键字：流水线技术8、试题内容：1、假设一条指令的解释分为取指、分析与执行三个阶段，每个阶段所需时间为t取指、t分析、t执行。(1)写出用下列几种方式执行100条指令所需的时间的通式：1)顺序方式；2)仅"执行k"、与"取指k+1"重叠；3)仅"执行K"、"分析k+1"和"

45、取指k+2"重叠。(2)当t取指=t分析=2,t执行=3以及t取指=t分析=4,t执行=2时，用上述通式计算所需时间。9、答案内容：解：（1）以下是各方式执行100条指令所需时间的通式：1）顺序方式：100t=t取指i+t分析i+t执行i i=1 =100t取指i+t分析i+t执行i 2分2）“执行i”与“取指k”重叠：100t=t取指1+ t分析i=1 100+maxt执行i，t取指i +t执行100 2分 i=23）仅“执行k”、“分析K+1”与“取指K+2”重叠：t=t取指1+maxt分析1，t取指2100+maxt执行i2，t分析i1，t取指ii=3+maxt分析100，t执

46、行99 2分+t执行100（2）当T取指=T分析=2，T执行=3时，用上述通式计算所需时间 3分1）T=100（2+2+3）=7002）T=2+2×100+3×99+3=5023）T=2+2+3×97+3+3=301当T取指=T执行=4，T分析=2时，用上述通式计算所需时间为：1）T=100（4+2+4）=10002）T=4+2×100+4×99+4=6043）T=4+4+4×97+4+4=404 1分10、评分细则：10分/小题，评分细则分布在答案内容中。-1、试题序号：5902、题型：计算题3、难度级别：34、知识点：三、流水线技术5、分值：106、所需时间：15分钟7、试题关键字：流水线技术8、试题内