电子钟设计报告

1、-数字电子技术电子钟设计报告信息工程系应用电子1001明晴2021.12电子钟设计报告一、设计目的数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序逻辑电路。此次设计与制作电子钟的目的是让学生在了解数字钟的原理前提下，运用刚刚学过的数电知识设计并制作数字钟，并且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及使用方法。由于数字钟包括组合逻辑电路和时序逻辑电路，通过它可以进一步学习掌握各种组合逻辑电路与时序逻辑电路的原理与使用方法，从而实现理论与实际相结合。总的来说，此次课程设计，有助于我们学生对电子线路知识的整合和电子线路设计能力的训练，并为后续课程的学习和

2、毕业设计打下一定的根底。二、工作任务设计制作一个数字电子钟：1、能进展正常的时、分、秒计时功能，使用6个七段发光二极管数码管显示时间。其中时位以24小时为计数周期，既从00开场到23后再回到00.2、能绘制数字钟电路的原理图和合理的布线图。3、由晶体振荡器提供时间基准信号。三、设计原理数字电子钟是一个对标准频率进展计数的计数电路。它由振荡器、分配器、计时器、译码器和显示器组成。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进展计数，并把累计结果以“时、“分、“秒的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又

3、开场下一轮的循环计数，显示满刻度为23时59分59秒。原理图如下所示：一数字电子钟电路设计及芯片1、CD4060脉冲触发电路图1 CD4060 引脚图上图所示为CD4060芯片引脚图， CD4060由一振荡器和14级二进制串行计数器位组成，CR为高电平时，计数器清零。所有的计数器位均为主从触发器。在CP1(和CP0)的下降沿计数器以二进制进展计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。               &

4、#160;                  图2  CD4060秒脉冲发生器脉冲发生器是数字钟的核心局部，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。如晶振为32768 Hz，通过15次二分频后可获得1Hz的脉冲输出，电路图如图2所示。2、时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器、时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为

5、60进制计数器，根据设计要求，小时计数器为24进制计数器。用6个74LS90组成两个60进制和一个24进制计数器。分别如图3和4。图3 60进制电路图4 24进制电路3、二十四进制“时计数译码显示电路的制作与调试二十四进制“时计数译码显示电路原理如5所示。该电路由二十四进制计数器和译码显示两局部电路组成。图5二十四进制“时计数译码显示电路原理图4、六十进制“分、“秒计数译码显示电路的制作与调试下列图所示为六十进制“分、“秒计数译码显示电路原理图，如图6所示： 图6原理图图7 74LS48引脚排列 图8 74LS90引脚排列4、计数及译码显示二五十进制加法计数器74LS90构成电子秒表的计数单元

6、。注：集成异步计数器74LS9074LS90是异步二五十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。图8为74LS90引脚排列，表1为功能表。通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。表1输 入输 出功 能清 0置 9时 钟QD QC QB QAR0(1)、R0(2)S9(1)、S9(2)CP1 CP2110××0××0000清 00××011××1001置 90 ×

7、× 00 ×× 0 1QA 输 出二进制计数1 QDQCQB输出五进制计数 QAQDQCQBQA输出8421BCD码十进制计数QD QAQDQCQB输出5421BCD码十进制计数1 1不 变保 持四、设计设备及器件 1、5V直流电源 2、双踪示波器 3、万用表 4、单次脉冲源 5、译码显示器 6、74LS48×6CD4060×1 74LS90×6 电阻、电容假设干五、设计容由于实验电路中使用器件较多，实验前必须合理安排各器件在实验装置上的位置，使电路逻辑清楚，接线较短。实验时，应按照实验任务的次序，将各单元电路逐个进展接线和调试，即分

8、别测试单稳态触发器、时钟发生器及计数器的逻辑功能，待各单元电路工作正常后，再将有关电路逐级连接起来进展测试，直到测试电子秒表整个电路的功能。这样的测试方法有利于检查和排除故障，保证实验顺利进展。1、 单稳态触发器的测试动态测试输入端接1KHZ连续脉冲源，用示波器观察Q14点波形。2、 计数器的测试(1) 计数器及计数器接成十进制形式，RO(1)、RO(2)、S9(1)、S9(2)接地，CP2接单次脉冲源,CP1接高电平“1”，QDQA接实验设备上译码显示输入端D、C、B、A,按表1测试其逻辑功能。(2) 计数器及计数器接成六进制形式，同容1进展逻辑功能测试。(3) 计数器接成四进制形式，计数器

9、接成二进制形式，与秒进制电路连接，进展逻辑功能测试。3、 电子钟的整体测试 各单元电路测试正常后，按数字钟原理图把几个单元电路连接起来，进展电子钟的总体测试。接通电源，此时电子钟工作，计数器清零后便开场计时，观察数码管显示计数情况是否正常，计时立即停顿，但数码管保存所计时之值。六、设计小结1、通过这次课程设计，加强了我们动手、思考和解决问题的能力。2、我做课程设计同时也是对课本知识的稳固和加强，在这次课程设计过程中，我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识。平时看课本时，有的问题老是弄不懂，做完课程设计，那些问题就迎刃而解了。而且还可以记住很多东西。比方一些芯片的功能，

10、平时看课本，这次看了，下次就忘了，通过动手实践让我们对各个元件映象深刻。认识来源于实践，实践是认识的动力和最终目的，实践是检验真理的唯一标准。所以这个期末测试之后的课程设计对我们的作用是非常大的。3、在制作电路时，发现细心耐心，恒心一定要有才能做好事情，首先是线的布局上既要美观又要实用和走线简单，兼顾到方方面面去考虑是很需要的，否则只是一纸空话。4、在画好原理图后的做电路版时，由于不是特制的数字钟电路板，导致布线后元件排列不顺，增加了布线难度，也产生很多不曾注意的问题，今后要牢记这个教训，使以后布线更加顺利。5、经过一个星期的实习，过程虽然曲折。在此期间我们也失落过，也曾一度热情高涨。从开场时满富盛激情到最后汗水背后的复杂心情，点点滴滴无不令我回味无长。通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学