第13章门电路和组合逻辑电路

1、第第 13 章门电路和组合逻辑电路章门电路和组合逻辑电路13.1基本门电路及其组合（掌握）基本门电路及其组合（掌握）13.3CMOS 门电路门电路13.2TTL 门电路门电路13.4组合逻辑电路的分析和设计（重点）组合逻辑电路的分析和设计（重点）13.5加法器（理解）加法器（理解）13.6编码器（理解）编码器（理解）13.7译码器和数字显示（理解）译码器和数字显示（理解）*13.8半导体存储器和可编程逻辑器件半导体存储器和可编程逻辑器件*13.9应用举例应用举例一类称为模拟信号，它是指一类称为模拟信号，它是指时间上和数值上的变化都是时间上和数值上的变化都是连续平滑的信号，处理模拟连续平滑的信号

2、，处理模拟信号的电路称为信号的电路称为模拟电路模拟电路。电子电路中的信号分为两大类：电子电路中的信号分为两大类：另一类称为数字信号，另一类称为数字信号，它是指时间上和数值上的变它是指时间上和数值上的变化都是不连续的，处理数字化都是不连续的，处理数字信号的电路称为信号的电路称为数字电路数字电路。( (b) )( (a) )13.1基本门电路及其组合基本门电路及其组合13.1.1逻辑门电路的基本概念逻辑门电路的基本概念门电路：实现各种逻辑关系的电路。门电路：实现各种逻辑关系的电路。分析逻辑电路时分析逻辑电路时只用两种相反只用两种相反的工作状态，并用的工作状态，并用 1 1 或或 0 0 表示。如开

3、关接通用表示。如开关接通用 1 1 表示，开关断开用表示，开关断开用 0 0 表示。灯亮表示。灯亮可用可用 1 1 表示，灯灭可用表示，灯灭可用 0 0 表示。表示。正逻辑系统：正逻辑系统：高电位用高电位用 1 1 表示，低电位用表示，低电位用 0 0 表示。表示。负逻辑系统：负逻辑系统：高电位用高电位用 0 0 表示，低电位用表示，低电位用 1 1 表示。表示。1与与逻辑逻辑如如( (a) )图所示。图所示。全部条件具备结果才发生全部条件具备结果才发生记为记为： A B = Y2或或逻辑逻辑如如( (b) )图所示。图所示。一个或一个以上条件具备一个或一个以上条件具备结果就发生。结果就发生。

4、记为记为：A + B = Y3非逻辑非逻辑如如( (c) )图图条件具备结果不发生条件具备结果不发生；条件不具备结果发生条件不具备结果发生YA 记为：记为：关系式：关系式：Y = A B13.1.2分立元件基本逻辑门电路分立元件基本逻辑门电路1二极管二极管与与门电路门电路（a）电路）电路（b）逻辑符号）逻辑符号（c）波形图）波形图只有当输入变量全为只有当输入变量全为1时，输出变量时，输出变量Y才为才为1.或逻辑关系式：或逻辑关系式：Y = A + B2二极管或门电路二极管或门电路（a）电路）电路（b）逻辑符号）逻辑符号（c）波形图）波形图只有当输入变量全为只有当输入变量全为0时，输出变量时，输

5、出变量Y才为才为0.3晶体管晶体管非非门电路门电路当当 A 为高电平时为高电平时( (即即 A = 1 1) )晶体管饱和晶体管饱和集电极电位为低电平集电极电位为低电平( (0 V 附近附近) )即即Y = 0 0当当 A 为低电平时为低电平时( (即即 A = 0 0) )晶体管截止晶体管截止集电极电位为高电平集电极电位为高电平( (近似等于近似等于 UCC) )即即Y = 1 1晶体管非门电路与放大电路晶体管非门电路与放大电路不同，它的工作状态要么截不同，它的工作状态要么截止转为饱和，要么从饱和转止转为饱和，要么从饱和转为截止。为截止。结论结论：Y 等于等于 A 的非；记为的非；记为AY

6、非门电路也称为非门电路也称为反相器反相器。逻辑符号逻辑符号波形图波形图13.1.3基本逻辑门电路的组合基本逻辑门电路的组合1与非与非门电路门电路逻辑表达式逻辑表达式BAY 当输入变量全为当输入变量全为1时，输出为时，输出为0；当输入变量有一个或几；当输入变量有一个或几个为个为0时，输出为时，输出为1。即全即全1出出0，有，有0出出1。2或非或非门电路门电路逻辑表达式逻辑表达式BAY 当输入变量全为当输入变量全为0时，输出才为时，输出才为1，其余的输出都为，其余的输出都为0.3与或非与或非门电路门电路逻辑表达式逻辑表达式YABCD13.4组合逻辑电路的分析和设计组合逻辑电路的分析和设计13.4.

7、1逻辑代数逻辑代数逻辑代数：按一定逻辑规律进行运算的代数。逻辑代数：按一定逻辑规律进行运算的代数。逻辑代数不代表数，而是代表两种相反的状态。逻辑代数不代表数，而是代表两种相反的状态。只有只有1和和0两种变量，即逻辑两种变量，即逻辑1和逻辑和逻辑0。1逻辑代数运算法则逻辑代数运算法则基本运算法则：基本运算法则：( (1) ) 0 0 A = 0 0( (2) ) 1 1 A = A( (3) ) A A = A0 0 AA) )( (4( (5) ) 0 0 + A = A( (6) ) 1 1 + A = 1 1( (7) ) A + A = A1 1 AA) )( (89AA ( )( )交

8、换律：交换律：BAAB ) )( (10ABBA ) )( (11)()(12BCACABABC ) )( ()()(13CBACBACBA ) )( (结合律：结合律：分配律：分配律：ACABCBA )(14) )( ()(15CABABCA ) )( (证明证明：BCACABAACABA )(BCCBAA )(BCA A1 1 + (B + C) + BC吸收律：吸收律：ABAA )(16) )( (证：证：ABAABAABAA )1()(ABBAA )(17) )( (BABAA ) )( (19AABA ) )( (18证：证：BABAAABAA )(ABAAB ) )( (20ABA

9、BA )(21) )( (反演律：反演律：BAAB ) )( (22BABA ) )( (232逻辑函数的表示方法逻辑函数的表示方法( (1) )逻辑状态表逻辑状态表ABCY0 00 00 00 00 01 10 00 00 00 00 01 11 11 11 10 00 00 00 01 11 11 11 10 01 10 01 10 01 10 01 11 1( (2) )逻辑式逻辑式1) )常采用常采用与与- -或或表达式的形式；表达式的形式；2) )在状态表中选出使函数值为在状态表中选出使函数值为 1 1 的变量组合；的变量组合；3) )变量值为变量值为 1 1 的写成原变量，的写成原

10、变量，为为 0 0 的写成反变量，得到其值为的写成反变量，得到其值为 1 1 的乘积项组合。的乘积项组合。4) )将这些乘积项加起来将这些乘积项加起来( (逻辑或逻辑或) )得到得到与与- -或或逻辑函数式。逻辑函数式。ABCCBAY ( (3) )逻辑图逻辑图ABCCBAY 由逻辑式得到逻辑图由逻辑式得到逻辑图ABC& 111Y&3逻辑函数的化简逻辑函数的化简 例例 1 应用逻辑代数运算法则化简下列逻辑式：应用逻辑代数运算法则化简下列逻辑式：DBCDCBAABDABCY 解解 )(DADBCDCBAABCY ABDBCDCBAABC DBCDCBACAB )1(DBCDCBA

11、AB DBCDCAAB )(DBCDCBAB CDDCBAB )(CDCDBAB CDBAB CDAB )1(CDB 3逻辑函数的化简逻辑函数的化简 例例 2 试证明试证明 证明证明 ABCDABDBCDABCBDBCBABCDABDBCDABCBDBC11()()ABCDBDABCDBCABCBDBCDBC()B ACDCDC()B ACDCC1()B ACDB 13.4.2组合逻辑电路的分析组合逻辑电路的分析组合逻辑电路：组合逻辑电路：逻辑电路在某一时刻的输出状态仅逻辑电路在某一时刻的输出状态仅由该时刻电路的输入信号所决定。由该时刻电路的输入信号所决定。已知组合逻辑电路图，确定它们的逻辑功

12、能。已知组合逻辑电路图，确定它们的逻辑功能。分析步骤：分析步骤：( (1) )根据逻辑图，写出逻辑函数表达式根据逻辑图，写出逻辑函数表达式( (2) )对逻辑函数表达式化简或变换对逻辑函数表达式化简或变换( (3) )根据最简表达式列出状态表根据最简表达式列出状态表( (4) )由状态表确定逻辑电路的功能由状态表确定逻辑电路的功能 例例 分析下图逻辑电路的功能。分析下图逻辑电路的功能。Y&AB&ABA AB B AB YA AB B ABA ABB ABBABABABBAA )()(BA 状态表状态表 AB Y0 00 00 00 01 11 11 10 01 11 11 10

13、 0功能功能：当当 A、B 取值不相同时，取值不相同时， 输出为输出为 1，是是异或异或门。门。AB= 1Y异或异或门符号门符号13.4.3组合逻辑电路的设计组合逻辑电路的设计已知逻辑要求已知逻辑要求列出逻辑状态表列出逻辑状态表写出逻辑式写出逻辑式运用逻辑代数化简运用逻辑代数化简画出逻辑图画出逻辑图 例例 3 试设计一逻辑电路供三人试设计一逻辑电路供三人( (A、B、C) )表决使用。表决使用。每人有一按键，如果赞成，就按电键，表示每人有一按键，如果赞成，就按电键，表示 1 1；如果不赞成，；如果不赞成，不按电键，表示不按电键，表示 0 0；表决结果用指示灯来表示。如果多数赞；表决结果用指示灯

14、来表示。如果多数赞成，则指示灯亮，成，则指示灯亮，Y = 1 1；反之，则灯不亮，；反之，则灯不亮，Y = 0 0 。0 00 00 00 01 11 11 11 1ABCY0 00 01 11 10 00 01 11 10 01 10 01 10 01 10 01 10 00 00 01 10 01 11 11 1 解解 ：( (1) )由题意列出逻辑状态表由题意列出逻辑状态表( (2) )由逻辑状态表写出逻辑式由逻辑状态表写出逻辑式取取 Y = 1 1 写逻辑式写逻辑式( (3) )化简逻辑式化简逻辑式YABCABCABCABCYABCABCABCABCABCABC() () ()AB C

15、CBC AACA BBABBCCA( (4) )由逻辑式画出逻辑图由逻辑式画出逻辑图&ABC1Y13.5加法器加法器13.5.1半加器半加器 只求本位的和，不考虑低位的进位。只求本位的和，不考虑低位的进位。实现半加操作的电路称为实现半加操作的电路称为半加器半加器。 COSCABC = AB半加器逻辑图半加器逻辑图半加器逻辑符号半加器逻辑符号A、B 为两个加数为两个加数C 为向高位的进位为向高位的进位S 为半加和为半加和状态表状态表 ABCS0 00 00 00 00 01 10 01 11 10 00 01 1 1 11 11 10 0 BABABAS = 1&ABSC13.5

16、.2全加器全加器被加数、加数以及低位的进位三者相加称为被加数、加数以及低位的进位三者相加称为“全加全加”，实现全加操作的电路称为实现全加操作的电路称为全加器全加器。Ci-1：来自低位的进位：来自低位的进位Ci：向高位的进位：向高位的进位AiBiCi-1Si0 00 00 00 00 00 00 01 11 10 01 11 11 10 00 00 01 11 11 11 10 01 10 00 01 10 01 11 11 10 01 11 1状态表状态表Ci0 01 11 11 11 10 00 00 00000SABCABCABCABC00()()ABAB CABAB C0ABC0000C

17、ABCABCABCABC0()AB CAB 全加器可用两个半加器和一个或门组成，半加器的输全加器可用两个半加器和一个或门组成，半加器的输出为全加和，或门的输出作为进位器。出为全加和，或门的输出作为进位器。 COCiAiBi CISiCi-1AiBiCi-1CiSiS AiBi SCi-11全加器全加器逻辑符号逻辑符号 CO CO1iiiiSABC 1()iiiiiiCA BABC 例例 1 用两个全加器组成一个逻辑电路以实现两个用两个全加器组成一个逻辑电路以实现两个 2 位二进制数的加法运算。位二进制数的加法运算。 COA0B0CIS0 CO C1A1B1CI S11 10 00 01 11

18、11 10 01 1 设二进制数为设二进制数为A1 A0 + B1 B0 = 1010 + 111113.6编码器编码器编码：编码：用数字或符号来表示某一对象或信号的过程称用数字或符号来表示某一对象或信号的过程称为编码。为编码。在数字电路中，一般用的是二进制编码，在数字电路中，一般用的是二进制编码，n 位二进制位二进制代码可以表示代码可以表示 2n 个信号。个信号。13.6.1二二 - - 十进制编码器十进制编码器将十进制的十个数将十进制的十个数 0、1、2 9 编成二进制代码的电编成二进制代码的电路称路称二二 - - 十进制编码器十进制编码器，这种二，这种二 - - 十进制代码称十进制代码称

19、 BCD 码码。1二进制代码的位数二进制代码的位数十个数码，取十个数码，取 n 等于等于 4。称为。称为 10 - - 4 线编码器。线编码器。2列编码表列编码表4 位二进制代码共有十六种状态，取任何十种状态都可以位二进制代码共有十六种状态，取任何十种状态都可以表示表示 0 9 十个数。十个数。8421 编码是取出前十种编码是取出前十种状态，表示状态，表示 0 9 十个数，后十个数，后六个状态去掉。六个状态去掉。8421 编码表编码表0000 0 00 00 01 1 0 00 01 10 0 0 00 01 11 1 0 01 10 00 0 0 01 10 01 1 0 01 11 10

20、0 0 01 11 11 1 1 10 00 00 0 1 10 00 01 1 输入输入十进制数十进制数输出输出Y3Y2Y1Y00 (I0)1 (I1)2 (I2)3 (I3)4 (I4)5 (I5)6 (I6)7 (I7)8 (I8)9 (I9)1所代表的十进制数依次所代表的十进制数依次为为8，4，2，1，称为，称为“权权”。每个数码乘以权相加，即得十每个数码乘以权相加，即得十进制数。进制数。8421 编码表编码表0 00 00 00 0 0 00 00 01 1 0 00 01 10 0 0 00 01 11 1 0 01 10 00 0 0 01 10 01 1 0 01 11 10

21、0 0 01 11 11 1 1 10 00 00 0 1 10 00 01 1 输入输入十进制数十进制数输出输出Y3Y2Y1Y00 (I0)1 (I1)2 (I2)3 (I3)4 (I4)5 (I5)6 (I6)7 (I7)8 (I8)9 (I9)3由编码表写出逻辑式由编码表写出逻辑式98983IIIIY 765476542IIIIIIIIY 763276321IIIIIIIIY 97531975310IIIIIIIIIIY 编码器编码器& +5V1k10Y30 1 2 3 4 5 6 7 8 9 0 01 11 11 14由逻辑式画出逻辑图由逻辑式画出逻辑图Y2Y1Y0S0S1S2

22、S3S4S5S6S7S8S90I1I2I3I4I5I6I7I8I9I13.7译码器和数字显示译码器和数字显示译码译码是编码的反过程，将二进制代码按编码时的原意是编码的反过程，将二进制代码按编码时的原意翻译成对应的信号或十进制数码翻译成对应的信号或十进制数码( (输出输出) )。13.7.1二进制译码器二进制译码器例如：例如：2 线线 4 线译码器、线译码器、 3 线线 8 线译码器、线译码器、4 线线 16 线译码器等。线译码器等。 现以现以 3 线线 8 线译码器线译码器 74LS138 为例说明为例说明现以现以 3 - 8 线译码器线译码器 74LS138 为例说明为例说明其余输出为其余输出为 1，00 YABC = 000 时，时，1译码器的状态表译码器的状态表输入输入输出输出ABC0 00 00 00 00 01 10 01 10 00 01 11 11 10 00 01 11 10 01 10 01 11 11 11 101234567YYYYYYYY0 01 11 11 11 11 11 11 11 10 01 11 11 11 11 11 11 11 10 01 11 11 11 11 11 11 11 10 01 11 11 11 11 11 11 11