物理原理第2章

1、本次课主要内容本次课主要内容一一. 8088CPU外部引脚及其功能外部引脚及其功能 (书书2.2.2) 二二. 8088/8086CPU工作时序工作时序 (书书2.2.5)三三. 8088系统总线系统总线 (书书2.5.4)第第2章章 微处理器与总线微处理器与总线问题一：问题一： CPU外部特性？外部特性？ 解答解答： CPU引脚信号引脚信号问题二：问题二： CPU引脚是如何相互配合，实现总线操作、控制系统工作的呢？引脚是如何相互配合，实现总线操作、控制系统工作的呢？ 解答解答：总线时序：总线时序问题三：问题三： CPU引脚是如何与外部连接的呢？引脚是如何与外部连接的呢？解答解答： 系统总线形

2、成系统总线形成本次课提问本次课提问- “8086引脚引脚”提问提问第第2 2章：章：教学要求教学要求2.1 微处理器概述微处理器概述2.2 (重点重点) 8088/8086微处理器微处理器8088/8086CPU功能结构功能结构 (书书2.2.3) 8088/8086CPU存储器组织存储器组织 (书书2.2.4) 8088CPU外部引脚及其功能外部引脚及其功能 (书书2.2.2)8088/8086CPU工作时序工作时序 (书书2.2.5) 2.3 2.4 (一般了解一般了解) 80386, Pentium微处理器微处理器2.5 总线总线8088系统总线系统总线 (书书2.5.4) 第第2章章

3、本章教学重点8088内部内部寄存器寄存器 、存储器组织存储器组织 、最小组态下的最小组态下的引脚定义引脚定义汇编语言程序员看到的硬件汇编语言程序员看到的硬件中央处理单元中央处理单元 CPU（Intel 80 x86）对汇编语言程序员，最关心其中的对汇编语言程序员，最关心其中的寄存器寄存器内存（主存储器内存（主存储器 ）呈现给汇编语言程序员的，是主呈现给汇编语言程序员的，是主存储器地址存储器地址存储器地址是存储器中存储单元的编号存储器地址是存储器中存储单元的编号外部设备（接口电路）外部设备（接口电路） 汇编语言程序员看到的是汇编语言程序员看到的是端口（端口（I/O地址）地址）I/O接接口口内存内

4、存系统总线系统总线CPU寄存器寄存器控制器控制器运算器运算器辅助存储器辅助存储器输入设备输入设备输出设备输出设备微型计算机的系统组成微型计算机的系统组成8086的功能结构的功能结构1 2 3 4 5 6内部寄存器内部寄存器 IP ES SS DS CS输入输入/输出输出控制电路控制电路外部总线外部总线执行部分执行部分控制电路控制电路ALU标志寄存器标志寄存器 AX AH AL SP BP SI DI通用寄存器通用寄存器地址加法器地址加法器指令队列指令队列执行单元执行单元 （EU）总线接口单元总线接口单元 （BIU）16位位20位位16位位 BX BH BL DX DH DL CX CH CL

5、例题例题:设指令执行前设指令执行前,DS=8493H, BX=7A3BH, 执行完执行完 MOV AX,BX+1指令后指令后 AX=?分析分析: BX+1内存操作数内存操作数段地址段地址 DS=8493H偏移地址偏移地址 BX+1=7A3CH逻辑地址逻辑地址 8493H:7A3CH物理地址物理地址 8493H 16+7A3CH=8C36CH执行完执行完MOV AX,BX+1指令后指令后AX=7856H 3AH8C36EH78H8C36DH56H8C36CH12H8C36BH34H8C36AH 93H8C369H 8DH8C368H内存内存 物理地址物理地址逻辑地址：逻辑地址：8088CPU的存

6、储格式的存储格式-小端存储方式小端存储方式D7D0字节字节D15D0字字D31D0双字双字00006H78H00005H56H00004H12H00003H34H00002H00001H00000H低地址低地址LSBMSB00002H00002H单元的内容为：单元的内容为：00002H = 34H00002H = 34H00002H00002H“字字”单元的内容为：单元的内容为：00002H = 1234H00002H = 1234H00002H00002H号号“双字双字”单元的内容为：单元的内容为： 00002H = 78561234H00002H = 78561234H多字节数据在存储器中

7、占连续的多个存储单元多字节数据在存储器中占连续的多个存储单元存放存放：低字节存入低地址，高字节存入高地址：低字节存入低地址，高字节存入高地址表达表达：用低地址表示多字节数据占据的地址空：用低地址表示多字节数据占据的地址空间间同一个存储器地址可以是字节单元地址、字单同一个存储器地址可以是字节单元地址、字单元地址、双字单元地址等等元地址、双字单元地址等等00002H“双字双字”单元单元 00002H“字字”单元单元 00002H单元单元高地址高地址D7 D08086CPU引脚线引脚线-外部特性外部特性CPU引脚是系统总线的基本信号引脚是系统总线的基本信号可以分成三类信号可以分成三类信号16位数据线

8、：位数据线：D0 D1520位地址线：位地址线：A0 A19确定存储器确定存储器物理地址物理地址共共 220B=1MB个存储单个存储单, 内存地址内存地址00000HFFFFFH控制线控制线CPU内部寄存器（内部寄存器（编程用编程用）确定存储器确定存储器逻辑地址逻辑地址一个存储单元具有唯一物理地址（一个存储单元具有唯一物理地址（20位，地址线寻位，地址线寻址）、多个址）、多个逻辑地址逻辑地址（16位，编程用位，编程用)逻辑地址逻辑地址(16位位, 汇编语言编程时采用汇编语言编程时采用) )形式为形式为 段地址段地址: : 偏移地址偏移地址段地址段地址 段寄存器段寄存器 CS, DS, ES,

9、SS内容内容 说明逻辑段在主存中的起始位置说明逻辑段在主存中的起始位置偏移地址偏移地址 说明主存单元距离段起始位置的偏移量说明主存单元距离段起始位置的偏移量物理地址（物理地址（2020位，地址线寻址位，地址线寻址, ,实际地址）实际地址）物理地址物理地址=段地址段地址*16+偏移地址偏移地址一个存储单元具有唯一物理地址（一个存储单元具有唯一物理地址（2020位，地址线寻位，地址线寻址）、多个逻辑地址（址）、多个逻辑地址（1616位，编程用）位，编程用）主存储器物理地址和逻辑地址主存储器物理地址和逻辑地址例例:MOV AX, ES: 2000H；AXES:2000H例例: :逻辑地址逻辑地址 1

10、460:100 1380:F001460:100 1380:F00 物理地址物理地址 14700H 14700H14700H 14700H返回返回一一.8088CPU外部引脚及其功能外部引脚及其功能1. 引脚信号引脚信号(引线引线)概述概述信号的功能信号的功能用英文单词或英文缩写表示引脚名称用英文单词或英文缩写表示引脚名称信号的流向信号的流向处理器输出到外部，从外部输入到处理器内部处理器输出到外部，从外部输入到处理器内部有效方式有效方式低电平、高电平有效，上升沿、下降沿有效低电平、高电平有效，上升沿、下降沿有效高电平和低电平都有效高电平和低电平都有效三态能力三态能力高阻状态放弃对引脚的控制高阻

11、状态放弃对引脚的控制其他设备控制该引脚其他设备控制该引脚示意图示意图2. 8088CPU的引脚信号的引脚信号处理器的外部特性表现在它的引脚信号上处理器的外部特性表现在它的引脚信号上可以分成三类信号可以分成三类信号8位数据线：位数据线：D0 D720位地址线：位地址线：A0 A19控制线：控制线：ALE、IO/M* 、WR*、RD*、READYINTR、INTA*、NMI，HOLD、HLDARESET、CLK、Vcc、GND为减少芯片引线，有许多引线具有双重定义和功能，分时复用方式，即在不同时刻，这些引线上的信号是不相同的8088的引脚图的引脚图1234567891011121314151617

12、1819204039383736353433323130292827262524232221 GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GNDVCCA15A16 / S3A17 / S4A18 / S5A19 / S6SS0* (HIGH)MN / MX*RD* ( (无功能无功能) )HOLD (RQ*/ GT0*)HLDA (RQ* /GT1*)WR* (LOCK*)IO/M* ( S2* )DT / R* ( S1* )DEN ( S0 )ALE (QS0)INTA (QS1)TE

13、ST*READYRESET8088通常在信号名称加通常在信号名称加上划线（如：上划线（如：MX）或星号（如：）或星号（如：MX*）表示低电平有效表示低电平有效8088的两种工作模式的两种工作模式构成两种不同规模的应用系统构成两种不同规模的应用系统,两种组态的不同只是反映两种组态的不同只是反映在外部引脚上在外部引脚上,内部工作方式一样内部工作方式一样两种工作两种工作模式模式利用利用MN/MX*引脚区别引脚区别 MN/MXMN/MX* *接高电平为最小工作模式接高电平为最小工作模式 MN/MXMN/MX* *接低电平为最大工作模式接低电平为最大工作模式最小模式最小模式 构成小规模的应用系统构成小规

14、模的应用系统 8088本身提供所有的系统总线信号本身提供所有的系统总线信号最大模式最大模式 构成较大规模的应用系统，例如可以接入数值协处理器构成较大规模的应用系统，例如可以接入数值协处理器8087 8088和总线控制器和总线控制器8288共同形成系统总线信号共同形成系统总线信号教学重点教学重点8088最小模式下的引脚信号最小模式下的引脚信号分类学习这分类学习这40个引脚（总线）信号个引脚（总线）信号数据和地址引脚数据和地址引脚读写控制引脚读写控制引脚中断请求和响应引脚中断请求和响应引脚总线请求和响应引脚总线请求和响应引脚其它引脚其它引脚数据和地址引脚数据和地址引脚形成形成8位数据位数据D0 D

15、7 和和20位地址位地址A0 A19 AD7 AD0（Address/Data）地址地址/数据数据分时复用（分时复用（即即A7 A0 / D7D0）引脚，双向、三态引脚，双向、三态访问内存或外设时，这些引脚在第一个时钟周期输出内存或访问内存或外设时，这些引脚在第一个时钟周期输出内存或I/O端端口的低口的低8位地址位地址A7 A0其他时间用于传送其他时间用于传送8位数据位数据D7 D0A15 A8（Address）中间中间8位位地址引脚地址引脚，输出、三态，输出、三态这些引脚在访问内存或外设时，提供全部这些引脚在访问内存或外设时，提供全部20位地址中的中间位地址中的中间8位地位地址址A15 A8

16、A19/S6 A16/S3（Address/Status）地址地址/状态状态分时复用引脚，输出、三态分时复用引脚，输出、三态这些引脚在访问内存的第一个时钟周期输出高这些引脚在访问内存的第一个时钟周期输出高4位地址位地址A19 A16在访问外设的第一个时钟周期全部输出低电平无效在访问外设的第一个时钟周期全部输出低电平无效其他时间输出状态信号其他时间输出状态信号S6 S3总线复用：同一引脚在不同时刻具有不同功能总线复用：同一引脚在不同时刻具有不同功能读写控制信号读写控制信号ALE（Address Latch Enable）地址锁存允许地址锁存允许，三态、输出、高电平有效，三态、输出、高电平有效高有

17、效时，表示复用引脚高有效时，表示复用引脚AD7 AD0和和A19/S6 A16/S3正在传正在传送地址信号送地址信号由于地址信息在这些复用引脚上出现的时间很短暂，所以系统可由于地址信息在这些复用引脚上出现的时间很短暂，所以系统可以利用以利用ALE引脚将地址锁存起来引脚将地址锁存起来IO/M*（Input and Output/Memory）访问存储器或者访问存储器或者I/O，三态、输出、高低电平均有效，三态、输出、高低电平均有效低电平（低电平（M * ），表示处理器访问存储器），表示处理器访问存储器 这时地址总线这时地址总线A19 A0提供提供20位存储器地址位存储器地址高电平时（高电平时（I

18、O），表示处理器访问），表示处理器访问I/O端口端口 这时地址总线这时地址总线A15 A0提供提供16位位I/O口地址口地址 注：注：8088CPU的的28引脚为引脚为IO/M*, 8086CPU为为 M/IO*WR*（Write）写控制写控制，三态、输出、低电平有效，三态、输出、低电平有效有效时，表示处理器正将数据写到存储单元或有效时，表示处理器正将数据写到存储单元或I/O端口端口RD*（Read）读控制读控制，三态、输出、低电平有效，三态、输出、低电平有效有效时，表示处理器正从存储单元或有效时，表示处理器正从存储单元或I/O端口读取数据端口读取数据读写控制信号的组合读写控制信号的组合IO/

19、M* 、WR*和和RD*是最基本的控制信号是最基本的控制信号组合后，控制组合后，控制4种基本总线周期种基本总线周期总线周期总线周期IO/M*WR*RD*存储器读存储器读低低高高低低存储器写存储器写低低低低高高I/O读读高高高高低低I/O写写高高低低高高基本总线操作基本总线操作CPU通过引脚对外操作通过引脚对外操作(总线操作总线操作)分分4种种存储器读存储器读（Memory Read）处理器从存储器读取代码或读取操作数处理器从存储器读取代码或读取操作数每条指令执行前都需从主存取指每条指令执行前都需从主存取指以存储单元为源操作数的指令在执行时以存储单元为源操作数的指令在执行时存储器写存储器写（Me

20、mory Write）处理器向存储器写入操作数处理器向存储器写入操作数以存储单元为目的操作数的指令在执行时以存储单元为目的操作数的指令在执行时I/O读读（Input/Output Read）处理器从外设读取操作数处理器从外设读取操作数只有执行输入指令只有执行输入指令IN时才有时才有I/O写写（Input/Output Write）处理器向外设写出操作数处理器向外设写出操作数只有执行输出指令只有执行输出指令OUT时才有时才有组合表组合表同步操作引脚同步操作引脚同步操作同步操作读写操作要保证存储器或外设与处理器速度一致读写操作要保证存储器或外设与处理器速度一致否则，慢速的否则，慢速的I/O或存储器

21、发出一个信号或存储器发出一个信号让快速的处理器等待让快速的处理器等待READY 就绪就绪(准备好准备好)输入输入信号信号,存储器或存储器或I/O口就绪口就绪高电平有效表示可以进行数据读写高电平有效表示可以进行数据读写,利用该信号无效请利用该信号无效请求处理器等待数据求处理器等待数据处理器在进行读写前检测处理器在进行读写前检测READY引脚引脚 如果测到高有效，如果测到高有效，CPU直接进入下一步直接进入下一步 如果测到无效，如果测到无效，CPU将插入等待周期将插入等待周期其他控制信号其他控制信号处理器必定具有处理器必定具有地址总线地址总线数据总线数据总线基本读写控制信号基本读写控制信号还有还有

22、中断请求和响应信号中断请求和响应信号总线请求和响应信号总线请求和响应信号时钟信号、复位信号时钟信号、复位信号电源电源Vcc地线地线GND中断请求和响应引脚中断请求和响应引脚INTR（Interrupt Request）可屏蔽中断请求可屏蔽中断请求，高电平有效的输入信号，高电平有效的输入信号有效时，表示中断请求设备向处理器申请可屏蔽中断有效时，表示中断请求设备向处理器申请可屏蔽中断中断中断IF标志对该中断请求进行屏蔽标志对该中断请求进行屏蔽主要用于实现外设数据交换的中断服务主要用于实现外设数据交换的中断服务INTA*（Interrupt Acknowledge）可屏蔽中断响应可屏蔽中断响应，低电

23、平有效的输出信号，低电平有效的输出信号有效时，表示来自有效时，表示来自INTR引脚的中断请求已被处理器响应引脚的中断请求已被处理器响应NMI（Non-Maskable Interrupt）不可屏蔽中断请求不可屏蔽中断请求，上升沿有效的输入信号，上升沿有效的输入信号有效时，表示外界向有效时，表示外界向CPU申请不可屏蔽中断申请不可屏蔽中断中断级别高于可屏蔽中断请求中断级别高于可屏蔽中断请求INTR常用于处理系统发生故障等紧急情况下的中断服务常用于处理系统发生故障等紧急情况下的中断服务主机与外设进行数据交换通常采用可屏蔽中断主机与外设进行数据交换通常采用可屏蔽中断不可屏蔽中断通常用于处理掉电等系统

24、故障不可屏蔽中断通常用于处理掉电等系统故障总线请求和响应引脚总线请求和响应引脚HOLD总线请求总线请求，高电平有效的输入信号，高电平有效的输入信号有效时，表示其他总线主控设备申请使用总线有效时，表示其他总线主控设备申请使用总线HLDA（HOLD Acknowledge）总线响应总线响应，高电平有效的输出信号，高电平有效的输出信号有效时，表示处理器已响应总线请求有效时，表示处理器已响应总线请求总线释放：地址总线、数据总线及具有三态输出能力总线释放：地址总线、数据总线及具有三态输出能力的控制总线呈现高阻状态的控制总线呈现高阻状态其他引脚其他引脚RESET复位复位，高电平有效的输入信号，高电平有效的

25、输入信号有效时，将迫使处理器回到其初始状态有效时，将迫使处理器回到其初始状态8088复位后，寄存器复位后，寄存器CSFFFFH，IP0000HCLK（Clock）时钟时钟输入，频率稳定的数字信号输入，频率稳定的数字信号处理器的基本操作节拍处理器的基本操作节拍频率的倒数是时钟周期的时间长度频率的倒数是时钟周期的时间长度3. 8086CPU和和8088CPU比较比较相同相同内部总线及内部寄存器相同，均内部总线及内部寄存器相同，均16位位指令系统相同，软件兼容指令系统相同，软件兼容不同不同8088CPU的的28引脚为引脚为IO/M*, 8086CPU为为 M/IO*外部数据线不同，故相关引脚不同外部

26、数据线不同，故相关引脚不同 8088为为8位位 8086为为16位位内部指令预取队列长度不同内部指令预取队列长度不同 8088为为4字节字节 8086为为6字节字节返回返回二二. 8088/8086CPU的工作时序的工作时序CPUCPU引脚如何相互配合、控制系统工作引脚如何相互配合、控制系统工作时序时序时序（时序（Timing）指信号高低电平（有效或无效）变化及相互间的时间指信号高低电平（有效或无效）变化及相互间的时间顺序关系顺序关系采用时序图形象化地表现时序采用时序图形象化地表现时序CPU时序有三级时序有三级指令周期指令周期 总线周期总线周期 时钟周期时钟周期什么是什么是指令、总线和时钟周期

27、指令、总线和时钟周期？指令周期、总线周期、时钟周期指令周期、总线周期、时钟周期指令周期指令周期 总线周期总线周期 时钟周期时钟周期指令周期指令周期CPU完整执行一条指令完整执行一条指令(从取指、译码到最终执行完成从取指、译码到最终执行完成)所需时间。所需时间。一个指令周期可分为若干个总线周期一个指令周期可分为若干个总线周期总线周期总线周期是指是指CPU通过总线对外部（存储器或通过总线对外部（存储器或I/O端口）进端口）进行一次数据交换所需时间。如：行一次数据交换所需时间。如：存储器读、存储器读、I/O读操作读操作存储器写、存储器写、I/O写操作写操作T状态（状态（时钟周期）时钟周期）处理器的基

28、本工作节拍，对应时钟周期，处理器的基本工作节拍，对应时钟周期，T状态状态的时间长度就是时的时间长度就是时钟频率钟频率(CLK引脚引脚)的倒数的倒数8086的基本总线周期需要的基本总线周期需要4个个T状态，状态，编号为编号为T1、T2、T3和和T4当需要延长总线周期时插入等待状态当需要延长总线周期时插入等待状态Tw何时有何时有总线周期总线周期？ 何时有总线周期？何时有总线周期？任何指令的取指阶段都需要任何指令的取指阶段都需要存储器读总线周期存储器读总线周期，读取的内，读取的内容是指令代码容是指令代码任何一条以存储单元为源操作数的指令都将引起任何一条以存储单元为源操作数的指令都将引起存储器读存储器

29、读总线周期总线周期，任何一条以存储单元为目的操作数的指令都将，任何一条以存储单元为目的操作数的指令都将引起引起存储器写总线周期存储器写总线周期只有执行只有执行IN指令才出现指令才出现I/O读总线周期读总线周期，执行，执行OUT指令才指令才出现出现I/O写总线周期写总线周期CPU响应可屏蔽中断时生成响应可屏蔽中断时生成中断响应总线周期中断响应总线周期 8088/8086的总线周期时序的总线周期时序处理器以统一的时钟信号为基准，控制其他信号处理器以统一的时钟信号为基准，控制其他信号跟随时钟相应改变，实现总线操作跟随时钟相应改变，实现总线操作每个时钟周期，进行不同的操作、处于不同的操每个时钟周期，进

30、行不同的操作、处于不同的操作状态（作状态（State） T1 T2 T3 T48086处理器的基本总线周期：处理器的基本总线周期：4个时钟周期个时钟周期4个基本总线周期个基本总线周期读总线周期：存储器读和读总线周期：存储器读和I/O读读写总线周期：存储器写和写总线周期：存储器写和I/O写写等待状态等待状态处理器运行速度远远快于存储器和处理器运行速度远远快于存储器和I/O端口端口控制控制READY信号为低无效，不进入信号为低无效，不进入T4状态，插状态，插入等待状态入等待状态TwTw状态：引脚信号延续状态：引脚信号延续T3时的状态时的状态一个一个Tw状态的长度是一个时钟周期状态的长度是一个时钟周

31、期在在Tw的前沿，继续对的前沿，继续对READY进行测试进行测试无效继续插入无效继续插入Tw；有效时转入；有效时转入T4状态状态示意图示意图8088存储器写总线周期存储器写总线周期T4T3T2T1ALECLKA19/S6 A16/S3A15 A8AD7 AD0A15 A8A7 A0输出数据输出数据D7-D0D7-D0A19 A16S6 S3READY（高电平）（高电平）IO/M*WR*T1状态状态输出输出20位存储器地址位存储器地址A19 A0。IO/M*输出低电平，表示存储输出低电平，表示存储 器操作；器操作；ALE输出正脉冲，表示复用总线输出地址输出正脉冲，表示复用总线输出地址T2状态状态

32、输出控制信号输出控制信号WR*和数据和数据D7 D0T3和和Tw状态状态检测数据传送是否能够完成。检测数据传送是否能够完成。通过插入通过插入Tw等待状态，来等待状态，来使速度差别较大的两部分保持同步使速度差别较大的两部分保持同步T4状态状态完成数据传送完成数据传送8088存储器写总线周期示意存储器写总线周期示意例：例：设设ES=8000 AL=55H分析分析存储器存储器 逻辑地址逻辑地址 8000H:0000H 物理地址物理地址8000H16+0000H=80000H 即地址线即地址线A19=1为高电平，为高电平， A18A0皆皆0 低电平低电平数据数据D7D0=AL=55H=01010101

33、 即数据线即数据线D7=0 低电平，低电平， D6=1 高电平，高电平，8088 I/O写总线周期写总线周期T4T3T2T1ALECLKA19/S6 A16/S3A15 A8AD7 AD0A15 A8A7 A0输出数据输出数据D7-D0D7-D00000S6 S3READY（高电平）（高电平）IO/M*WR*T1状态状态输出输出16位位I/O地址地址A15 A0 IO/M*输出高电平，表示输出高电平，表示I/O操作；操作；ALE输出正脉冲，表示复用总线输出地址输出正脉冲，表示复用总线输出地址T2状态状态输出控制信号输出控制信号WR*和数据和数据D7 D0T3和和Tw状态状态检测数据传送是否能够

34、完成检测数据传送是否能够完成T4状态状态完成数据传送完成数据传送8088存储器读总线周期存储器读总线周期T4T3T2T1ALECLKA19/S6 A16/S3A15 A8AD7 AD0A15 A8A7 A0输入数据输入数据A19 A16S6 S3READY（高电平）（高电平）IO/M*RD*T1状态状态输出输出20位存储器地址位存储器地址A19 A0 IO/M*输出低电平，表示存储器操作；输出低电平，表示存储器操作；ALE输出正脉冲，表示复用总线输出地址输出正脉冲，表示复用总线输出地址T2状态状态输出控制信号输出控制信号RD*T3和和Tw状态状态检测数据传送是否能够完成检测数据传送是否能够完成

35、T4状态状态前沿读取数据，完成数据传送前沿读取数据，完成数据传送8088 I/O读总线周期读总线周期T4T3T2T1ALECLKA19/S6 A16/S3A15 A8AD7 AD0A15 A8A7 A0输入数据输入数据S6 S3READY（高电平）（高电平）IO/M*RD*0000T1状态状态输出输出16位位I/O地址地址A15 A0 IO/M*输出高电平，表示输出高电平，表示I/O操作；操作；ALE输出正脉冲，表示复用总线输出地址输出正脉冲，表示复用总线输出地址T2状态状态输出控制信号输出控制信号RD*T3和和Tw状态状态检测数据传送是否能够完成。检测数据传送是否能够完成。T4状态状态前沿读

36、取数据，完成数据传送前沿读取数据，完成数据传送返回返回三三. 8088系统总线系统总线微机系统采用总线结构。主要部件通过系统总线微机系统采用总线结构。主要部件通过系统总线相互连接、实现数据传输，并使微机系统具有相互连接、实现数据传输，并使微机系统具有组组态灵活、易于扩展态灵活、易于扩展等诸多优点等诸多优点广泛应用的总线都实现了广泛应用的总线都实现了标准化标准化，便于互连各个，便于互连各个部件时遵循共同的总线规范。接口的任一方只需部件时遵循共同的总线规范。接口的任一方只需要根据总线标准的要求来实现和完成接口的功能要根据总线标准的要求来实现和完成接口的功能，而不必了解对方的接口方式，而不必了解对方

37、的接口方式 总线接口也是一种通用的接口技术总线接口也是一种通用的接口技术总线概述总线概述总线是一组互联总线是一组互联信号线信号线的集合的集合, ,是连接各模块的信息通路是连接各模块的信息通路微型计算机系统的总线结构微型计算机系统的总线结构以总线作为信息传输的公共通道以总线作为信息传输的公共通道总线连接方法广泛用于微机系统的各个连接层次上总线连接方法广泛用于微机系统的各个连接层次上大规模集成电路芯片内部（如微处理器的内部总线）大规模集成电路芯片内部（如微处理器的内部总线）主机板中微处理器、存储器及主机板中微处理器、存储器及I/O接口电路之间，主机模板与各种接口电路之间，主机模板与各种接口模板之间

38、接口模板之间微机系统之间以及微机系统与外部设备之间微机系统之间以及微机系统与外部设备之间总线结构的特点总线结构的特点通过总线相互连接、实现数据传输通过总线相互连接、实现数据传输组态灵活、易于扩展等组态灵活、易于扩展等广泛应用的总线都实现了标准化广泛应用的总线都实现了标准化,便于在互连各个部件时便于在互连各个部件时遵循共同的总线规范遵循共同的总线规范总线操作（总线的数据传输）总线操作（总线的数据传输）主设备主设备(Master)：控制总线完成数据传输：控制总线完成数据传输从设备从设备(Slave)：被动实现数据交换：被动实现数据交换某一时刻，只能有一个主设备控制总线，某一时刻，只能有一个主设备控

39、制总线，其他设备此时可以作为从设备其他设备此时可以作为从设备某一时刻，只能有一个设备向总线发送数据，某一时刻，只能有一个设备向总线发送数据，但可以有多个设备从总线接收数据但可以有多个设备从总线接收数据总线主要性能指标总线主要性能指标总线宽度总线宽度总线能够同时传送的数据位数总线能够同时传送的数据位数位数越多，一次能够传送的数据量越大位数越多，一次能够传送的数据量越大总线频率总线频率总线信号的时钟频率总线信号的时钟频率时钟频率越高，工作速度越快时钟频率越高，工作速度越快总线带宽（总线带宽（Bandwidth）单位时间传输的数据量单位时间传输的数据量总线带宽越大，总线性能越高总线带宽越大，总线性能

40、越高 总线信号和时序总线信号和时序总线信号可分成总线信号可分成五个主要类型五个主要类型地址总线地址总线AB：传送地址信息，决定直接选址范围：传送地址信息，决定直接选址范围主控模块（如处理器）的地址总线输出主控模块（如处理器）的地址总线输出,从模块（如存储器或从模块（如存储器或I/O端口）的地址总线端口）的地址总线输入输入输出将要访问的内存单元或输出将要访问的内存单元或I/O端口的地址端口的地址地址线的多少决定了系统直接寻址存储器的范围地址线的多少决定了系统直接寻址存储器的范围数据总线数据总线DB ：传送数据信息，决定数据宽度：传送数据信息，决定数据宽度双向传输，在主从模块间传送、交换数据信息双

41、向传输，在主从模块间传送、交换数据信息CPU读操作时，外部数据通过数据总线送往读操作时，外部数据通过数据总线送往CPU CPU写操作时，写操作时，CPU数据通过数据总线送往外部数据通过数据总线送往外部数据线的多少决定了一次能够传送数据的位数数据线的多少决定了一次能够传送数据的位数控制总线控制总线CB ：传送控制信息：传送控制信息,包括控制、时序和中断线，决定总线功能和包括控制、时序和中断线，决定总线功能和适应性的好坏适应性的好坏有输出也有输入信号有输出也有输入信号基本功能是控制存储器及基本功能是控制存储器及I/O读写操作读写操作,还包括中断与还包括中断与DMA控制、总线仲裁、数据控制、总线仲裁

42、、数据传输握手联络等传输握手联络等协调系统中各部件的操作，有输出控制、输入状态等协调系统中各部件的操作，有输出控制、输入状态等控制总线决定了总线的特点控制总线决定了总线的特点,例如功能、适应性等例如功能、适应性等电源线和地线电源线和地线：决定电源的种类及地线的分布和用法。：决定电源的种类及地线的分布和用法。备用线备用线：留给厂家或用户自己定义。：留给厂家或用户自己定义。8088引脚信号引脚信号总线实例总线实例图图: 微型计算机的硬件结构微型计算机的硬件结构AD7 AD0A15 A8A19A16+5V8088ALE373LE系统总线信号系统总线信号A19 A16A15 A8A7 A0D7 D0I

43、O/M*RD*WR*373LE373LE245DIRE*MN/MX*IO/M*RD*WR*DT/R* DEN* OE* OE* OE*（1）20位地址总线位地址总线采用采用3个个三态透明锁存器三态透明锁存器8282或或373进行进行锁存锁存和驱动和驱动（2）8位数据总线位数据总线采用采用数据收发器数据收发器8286或或245进行驱动进行驱动（3）系统控制信号）系统控制信号由由8088引脚直接提供引脚直接提供2.5.4 8088系统总线系统总线1. 最小模式下的系统总线形成最小模式下的系统总线形成 G*三态门和三态门和D触发器触发器三态门和三态门和D触发器触发器三态门和以三态门和以D触发器形成的

44、锁存器是微机接口电触发器形成的锁存器是微机接口电路中最常使用的两类逻辑电路路中最常使用的两类逻辑电路三态门的作用：功率放大、导通开关三态门的作用：功率放大、导通开关器件共用总线时，一般使用三态电路：器件共用总线时，一般使用三态电路：需要使用总线的时候打开三态门；需要使用总线的时候打开三态门；不使用的时候关闭三态门，使之处于高阻不使用的时候关闭三态门，使之处于高阻D触发器的作用：信号保持，导通开关触发器的作用：信号保持，导通开关三态锁存常用集成电路芯片常用集成电路芯片 74LS244双双4位单向缓冲器位单向缓冲器分成分成4位的两组位的两组每组的控制端连接在一起每组的控制端连接在一起控制端低电平有

45、效控制端低电平有效输出与输入同相输出与输入同相每一位都是一个三态门，每一位都是一个三态门，每每4个三态门的控制端连接在一起个三态门的控制端连接在一起GAY常用集成电路芯片常用集成电路芯片 74LS2458位双向缓冲器位双向缓冲器 控制端连接在一起，控制端连接在一起，低电平有效低电平有效 可以双向导通可以双向导通输出与输入同相输出与输入同相E*0，导通，导通 DIR1 AB DIR0 ABE*1，不导通，不导通74LS245与与Intel 8286功能一样功能一样ABDIRE*常用集成电路芯片常用集成电路芯片 74LS373具有三态输出的具有三态输出的TTL电平锁存器电平锁存器LE 电平锁存引脚

46、电平锁存引脚OE* 输出允许引脚输出允许引脚74LS373与与Intel 8282功能一样功能一样 OE*D D Q CQLE（1） 20位地址总线的形成位地址总线的形成采用采用3个个8282进行锁存和驱动进行锁存和驱动Intel 8282是是三态透明锁存器，类似有三态透明锁存器，类似有Intel 8283和通用数字集成电路芯片和通用数字集成电路芯片373三态输出：三态输出：输出控制信号有效时，允许数据输出；输出控制信号有效时，允许数据输出；无效时，不允许数据输出，呈高阻状态无效时，不允许数据输出，呈高阻状态透明：锁存器的输出能够跟随输入变化透明：锁存器的输出能够跟随输入变化 （2） 8位数据

47、总线的形成位数据总线的形成采用数据收发器采用数据收发器8286进行双向驱动进行双向驱动 Intel 8286是是8位三态双向缓冲器，类似功能位三态双向缓冲器，类似功能的器件还有的器件还有Intel 8287、通用数字集成电路、通用数字集成电路245等等另外，接口电路中也经常使用三态单向缓冲器，另外，接口电路中也经常使用三态单向缓冲器，例如通用数字集成电路例如通用数字集成电路244就是一个常用的双就是一个常用的双4位三态单向缓冲器位三态单向缓冲器（3） 系统控制信号的形成系统控制信号的形成由由8088引脚直接提供引脚直接提供因为基本的控制信号因为基本的控制信号8088引脚中都含有引脚中都含有例如

48、：例如：IO/M*、WR*、RD*等等其它信号的情况看详图其它信号的情况看详图2.最大模式下的系统总线形成最大模式下的系统总线形成系统总线信号系统总线信号MEMR*MEMW*IOR*IOW*INTA*DMA应答电路AENBRDAEN*AEN*CENA19A12A11A8A7A0D7D0AD7AD0A11A8A19/S6A16/S3A15A1274LS24574LS37374LS373GGG*DIR74LS2448088OE*8288DT/R*DENALES2*S0*S2*S0*MN/MX*OE*E*MRDC*AMTW*IORC*AIOWC*INTA* 系统地址总线系统地址总线采用三态透明锁存器

49、采用三态透明锁存器74LS373和三态单向缓冲器和三态单向缓冲器74LS244 系统数据总线系统数据总线通过三态双向缓冲器通过三态双向缓冲器74LS245形成和驱动形成和驱动 系统控制总线系统控制总线主要由总线控制器主要由总线控制器8288形成形成MEMR*、MEMW*、IOR*、IOW*、INTA*返回返回第第2 2章：章：教学要求教学要求2.1 微处理器概述微处理器概述2.2 (重点重点) 8088/8086微处理器微处理器8088/8086CPU功能结构功能结构 (书书2.2.3) 8088/8086CPU存储器组织存储器组织 (书书2.2.4) 8088CPU外部引脚及其功能外部引脚及

50、其功能 (书书2.2.2)8088/8086CPU工作时序工作时序 (书书2.2.5) 2.3 2.4 (一般了解一般了解) 80386, Pentium微处理器微处理器2.5 总线总线8088系统总线系统总线 (书书2.5.4) 第第2章章 本章教学重点8088内部内部寄存器寄存器 、存储器组织存储器组织 、最小组态下的最小组态下的引脚定义引脚定义8086的功能结构的功能结构1 2 3 4 5 6内部寄存器内部寄存器 IP ES SS DS CS输入输入/输出输出控制电路控制电路外部总线外部总线执行部分执行部分控制电路控制电路ALU标志寄存器标志寄存器 AX AH AL SP BP SI D

51、I通用寄存器通用寄存器地址加法器地址加法器指令队列指令队列执行单元执行单元 （EU）总线接口单元总线接口单元 （BIU）16位位20位位16位位 BX BH BL DX DH DL CX CH CL 80 x86系列微处理器的寄存器（系列微处理器的寄存器（Register）寄存器是寄存器是CPU内部的高速存储单元内部的高速存储单元,为处理器提供各种操作所需要的数据或地为处理器提供各种操作所需要的数据或地址等信息址等信息通过编写程序、由处理器执行指令控制通过编写程序、由处理器执行指令控制汇编语言程序采用它们各自的符号名汇编语言程序采用它们各自的符号名16位位Intel 80 x86 微处理器的寄

52、存器结构微处理器的寄存器结构(Intel 8086/80286 )16位通用寄存器位通用寄存器 AX BX CX DX SI DI BP SP4个个16位段寄存器位段寄存器16位指令指针寄存器位指令指针寄存器 IP16位标志寄存器位标志寄存器 PSW 32位位Intel 80 x86 微处理器的寄存器结构微处理器的寄存器结构(80386/80486/Pentium系列系列)通用寄存器通用寄存器8个32位通用寄存器 EAX EBX ECX EDX ESI EDI EBP ESP8个16位通用寄存器AX，BX，CX，DX，SI，DI，BP，SP8个8位通用寄存器AH，AL，BH，BL，CH，CL，

53、DH，DL6个个16位段寄存器位段寄存器32位标志寄存器位标志寄存器32位指令指针位指令指针示意图示意图 汇编语言程序员看到的处理器，就是寄存器汇编语言程序员看到的处理器，就是寄存器 所以，一定要熟悉这些寄存器的名称和作用所以，一定要熟悉这些寄存器的名称和作用存取存取16位寄存器，高位寄存器，高16位不受影响位不受影响存取存取8位寄存器，位寄存器，16/32位寄存器其他位不受影响位寄存器其他位不受影响8086的寄存器组的寄存器组32位位Intel 80 x86 微处理器的微处理器的常用寄存器常用寄存器(80386/80486/Pentium系列系列)返回返回寄存器寄存器 寄存器寄存器寄存器寄存

54、器寄存器寄存器状态标志寄存器状态标志寄存器 （PSW程序状态字）程序状态字）存放存放cpu工作过程中状态，即反映指令执行结果或控制指工作过程中状态，即反映指令执行结果或控制指令执行形式令执行形式8088处理器的各种标志形成了一个处理器的各种标志形成了一个16位（用位（用9位）的状态位）的状态标志寄存器标志寄存器PSW状态标志状态标志用来记录程序运行结果的状态信息，许多指令的执行用来记录程序运行结果的状态信息，许多指令的执行都将相应地设置它都将相应地设置它C Z S P O A控制标志控制标志可由程序根据需要用指令设置，用于控制处理器执行可由程序根据需要用指令设置，用于控制处理器执行指令的方式指

55、令的方式 D I TO1115 12D10I9T8S7Z65A43P21C0 程序设计需要利用标志的状态程序设计需要利用标志的状态8086CPU引脚线引脚线-外部特性外部特性CPU引脚是系统总线的基本信号引脚是系统总线的基本信号可以分成三类信号可以分成三类信号16位数据线：位数据线：D0 D1520位地址线：位地址线：A0 A19确定存储器确定存储器物理地址物理地址共共 220B=1MB个存储单个存储单, 内存地址内存地址00000HFFFFFH控制线控制线CPU内部寄存器（内部寄存器（编程用编程用）确定存储器确定存储器逻辑地址逻辑地址一个存储单元具有唯一物理地址（一个存储单元具有唯一物理地址

56、（20位，地址线寻位，地址线寻址）、多个址）、多个逻辑地址逻辑地址（16位，编程用位，编程用)逻辑地址逻辑地址(16位位, 汇编语言编程时采用汇编语言编程时采用) )形式为形式为 段地址段地址: : 偏移地址偏移地址段地址段地址 段寄存器段寄存器 CS, DS, ES, SS内容内容 说明逻辑段在主存中的起始位置说明逻辑段在主存中的起始位置偏移地址偏移地址 说明主存单元距离段起始位置的偏移量说明主存单元距离段起始位置的偏移量物理地址（物理地址（2020位，地址线寻址位，地址线寻址, ,实际地址）实际地址）物理地址物理地址=段地址段地址*16+偏移地址偏移地址一个存储单元具有唯一物理地址（一个存

57、储单元具有唯一物理地址（2020位，地址线寻位，地址线寻址）、多个逻辑地址（址）、多个逻辑地址（1616位，编程用）位，编程用）主存储器物理地址和逻辑地址主存储器物理地址和逻辑地址例例:MOV AX, ES: 2000H；AXES:2000H例例: :逻辑地址逻辑地址 1460:100 1380:F001460:100 1380:F00 物理地址物理地址 14700H 14700H14700H 14700H段寄存器及逻辑段分配段寄存器及逻辑段分配8088CPU8088CPU访问内存访问内存有有2020条地址线条地址线共共 220B=1MB个存储单元个存储单元FFFFFH,内存地址内存地址000

58、00HFFFFFH8088CPU8088CPU将将1MB1MB空间分成许多空间分成许多段，段，有有4个个16位位段寄存器，对应段寄存器，对应4种种逻辑段逻辑段.每个段最大限制为每个段最大限制为64KB64KBCode Segment 代码段代码段Stack Segment 堆栈段堆栈段Data Segment 数据段数据段Extra Segment 附加段附加段8088有有4个个16位段寄存器位段寄存器CS (Code Segment Register) 指令指令SS (Stack Segment Register) 堆栈堆栈DS (Data Segment Register) 数据数据ES

59、(Extra Segment Register) 数据数据每个段寄存器用来确定一个逻辑段的起始地址，每种逻辑段均每个段寄存器用来确定一个逻辑段的起始地址，每种逻辑段均有各自的用途有各自的用途程序的程序的指令指令序列必须安排在序列必须安排在代码段代码段CS程序使用的程序使用的堆栈堆栈一定在一定在堆栈段堆栈段SS程序中的程序中的数据数据默认默认是安排在是安排在数据段数据段DS，也经常安排在，也经常安排在附加段附加段ES，尤其是串操作的目的区必须是附加段尤其是串操作的目的区必须是附加段8088CPU的存储格式的存储格式-小端存储方式小端存储方式D7D0字节字节D15D0字字D31D0双字双字00006H78H00005H56H00004H12H00003H34H00002H00001H00000H低地址低地址LSBMSB00002H00002H单元的内容为：单元的内容为：00002H = 34H00002H = 34H00002H00002H“字字”单元的内容为：单元的内容为：00002H = 1234H00002H =