实验指导书-一位全加器原理图输入设计.

1、实验一：一位全加器原理图输入设计1 实验目的1) 熟悉Qualtus II工具软件设计的基本流程；2) 掌握原理图设计输入与仿真的基本方法。2 实验设备1) PC机、WINDOWS XP SP3；2) Quartus II 9.1；3) 友晶DE2开发板。3 实验内容1) 熟悉Quartus II 9.1的原理图输入设计方法；2) 熟悉DE2开发板；3) 一位加法器设计。4 实验步骤1) 建立工作库文件夹和编辑设计文件：首先建立工作库目录（如d:LabLab1H_add），以便存储工程项目设计文件。任何一项设计都是一项工程（Project），必须为此工程建立一个放置与此工程相关信息的文件夹，此

2、文件夹被默认为工作库（Work Library）。一个目录Qualtus II只允许有一个工程，同一工程的所有文件都必须放在同一目录中。 打开编辑窗口打开Quartus II，选择菜单FileNew命令。在弹出的New对话框中选择Design Files的Block Diagram/Schematic File，如下图所示： 放置元件在原理图编辑窗中的任何空白处双击鼠标左键，跳出Symbol选择窗（或单击右键选择InsertSymbol），出现元件选择对话框，如下图所示：元件选择对话框中Libraries:的路径c:/altera/90/quartus/libraries/primitives

3、下为基本逻辑元件库，双击选择你需要的元件（如二与门）；或者在Name:中直接输入元件名称（AND2），单击OK按钮。你需要的元件会出现在原理图逻辑窗中。为了设计半加器，分别调入元件AND2、NOT、XNOR2、INPUT和OUTPUT。如果安放相同元件，只要按住Ctrl键，同时用鼠标拖动该元件。 添加连线，引脚命名把鼠标移到引脚附近，则鼠标自动由箭头变为十字，按住鼠标左键拖动，即可画出连线。双击INPUT和OUTPUT的PIN-NAME，使其变成黑色，再输入各引脚名：ain、bin、co和so。 保存原理图单击FileSave As按钮，出现保存选择窗口，选择自己的目录（如c:LabLab1H

4、_add），以合适名称保存原理图，其扩展名为.bdf，本处取名为H_add.bdf，如下图所示：2) 利用向导设置工程； 设置工程选择菜单FileNew Project Wizard命令，即弹出“工程设置”对话框，如下图所示：第一行的D:LabLab1H_add表示工程所在的工程库文件夹；第二行的H_add表示工程名，工程名也可直接用顶层文件的实体名，在此就是按这种方式命名；第三行是当前工程顶层文件的实体名，这里为H_add。也可以单击此对话框右侧的“”选择或直接输入。 加入设计文件单击Next>按钮，在弹出的对话框中单击File name:栏的“”，选择与工程相关的文件，单击Add按钮

5、进入此工程，即得到如下图所示情况： 选择目标芯片单击Next>按钮，选择目标芯片。首先在Device Family栏选择芯片系列，在此选Cyclone II系列。再在Available devices:中选择此系列中的具体芯片，此处为EP2C35F672C6，如下图所示： 选择仿真器和综合器类型单击Next>按钮，这时弹出的对话框是选择仿真器和综合器类型，NONE为默认项，表示选择Quartus II自带的仿真器和综合器。在此都选择NONE。 完成设置单击Next>按钮，即弹出“工程设置统计”对话框，列出了此项工程相关设置情况。最好单击Finish按钮，完成设置，并出现H_a

6、dd的工程管理窗，显示本项工程项目的层次结构和各层次的实体名。Quartus II将工程信息存储在工程配置文件中（.qsf）。它包括设计文件、波形文件、SignalTap II文件、内存初始化文件，以及构成工程的编译器、仿真器的软件构建设置等有关Quartus II工程的所有信息，如下图所示：完成设置后可以看到窗口左上角显示出所设文件工程路径的变化，如下图所示：3) 全程编译：Quartus II编译器是由一系列处理模块构成的，其功能包括网表文件的提取、设计文件的排错、逻辑综合、逻辑分配、适配（结构综合）、时序仿真文件提取和编程文件装配，以及基于目标器件的工程时序分析等。在编译前，设计者可通过

7、各种不同的设置，指导编译器使用各种不同的综合和适配技术（如时序驱动技术等），以便提高设计项目的工作速度，优化器件的资源利用率。而且在编译过程中及编译完成后，可以从编译报告窗中获得所有相关的详细编译结构，以利于设计者及时调整设计方案。单击ProcessingStart Compilation，开始编译。编译过程中要注意工程管理窗口下方的Processing栏中的编译信息。如果工程中的文件有错误，启动编译后在下方的Processing处理栏中会显示出来，可双击错误提示，即弹出对应用深色标记的相关错误位置，在此进行编译直至排除所有错误。注意，如果发现报出多条错误信息，每次只要检查和纠正最上面报出的错

8、误，因为许多情况下，都是由于某一种错误导致了多条错误信息报告。如果编译成功，可以见到如下图所示的工程管理窗口的左上角显示了工程H_add的层次结构。单击其中各项可以详细了解编译和分析结果。如单击Flow Summary项，将在右栏显示硬件耗用统计报告（当前工程耗用了2个Les、0个内部RAM位）等；单击Timing Analyzer项的则能看到当前工程所有相关时序特性报告；单击Fitter项的“+”号，则能看到当前工程所有相关硬件特性适配报告。4) 包装元件入库；编译通过后，单击FileCreate/updateCreate Symbol File for Current File，当前文件变

9、成了一个包装好的自己的单一元件（半加器：H_add.bsf），并被放置在工程路径制定的目录中以备后用。5) 用两个半加器及一个或门构成一位全加器：我们将前四个步骤的工作看成是完成了一个底层元件，并被包装入库。接下来我们利用自己设计好的两个半加器及一个或门来构成一位全加器。完成原理图输入、连线、引脚命名、器件选择、保存、项目设置、编译等过程，完成顶层项目全加器的设计，如下图所示。新建文件夹D:LabLab1add，重复上述步骤工作。编译完成全加器add顶层文件的设计。放置元件半加器时，单击Symbol中Name：后的图标，选择路径D:LabLab1H_add下的H_add.bsf，如下图所示：6

10、) 仿真，测试项目的正确性并观察分析波形； 建立波形文件并保存在编译通过的情况下，选择FileNew，在New对话框中，选择Verification/Debugging Files中的Vector Waveform File项，打开波形编辑窗。单击FileSave As，单击“保存（S）”。由于存盘窗中的波形文件名是默认的，所以存盘即可，如图所示： 设置仿真参数选择菜单AssignmentSettings，在Settings对话框下选择Simulation Settings，可以进行如仿真激励文件、毛刺检测宽度、功耗统计、输出等详细设置，如下图所示，一般情况下采用默认值。设定仿真时间长度。选择

11、EditEnd Time命令，在End Time选择窗中选择适当的仿真时间域（如10us），单击OK按钮，如下图所示： 加上节点信号单击EditInsertInsert Node or Bus，弹出的Insert Node or Bus对话框，如下图所示：单击Node Finder图标，弹出Node Finder窗口，如下图所示。首先在Filter：中选择Pins:all（默认项），单击右上方的List键，这是左下Nodes Found对话框中将列出该项设计的所有端口引脚名。选择欲观察信号节点ain、bin、cin、cout和sum，用中间的“”将需要观察的节点选到右栏中，然后单击OK按钮。回

12、到Insert Node or Bus对话框，在单击OK按钮。 编辑输入信号波形单击图中Selection Tool，选择右边信号区域，分别设置ain、bin和cin的电平，可以采用拖动的方式改变节点顺序。设置好的激励信号波形如下图所示。 运行仿真器并分析单击ProcessingStart Simulation，开始仿真，知道出现Simulation was successful，仿真结束。反震波形报告文件Simulation Report通常会自动弹出，下图是仿真完成后的波形。注意Quartus II的仿真波形文件中，波形编辑文件（.vwf）与波形仿真报告文件（Simulation Repo

13、rt）是分开的。如果在运行仿真后，没有出现仿真报告文件界面，则可自己打开仿真波形报告，选择菜单ProcessingSimulation Report命令，或则可以直接打开d:LabLab1adddbadd.sim.cvwf文件，查看仿真结果，如下图所示。 时序分析为了精确测量add加法器的工作频率，以及输入与输出波形间的延时量等，可打开时间分析器，选择ToolsTimeQuest Timing Analyzer项，首先跳出如下图所示对话框，问是否建立SDC文件。单击是，出现如图所示的时序分析器窗口：时序分析器起始界面中部的Getting Started简要介绍了其功能，分为报告栏、任务栏、观察栏和控制台四部分。由于没有时钟，因此这里没法看到加法器的最高工作频率Fmax。7) 下载及硬件测试 选择目标芯片（如在工程向导中已经设置，可以省略）单击AssigmentsDevice，在Device Family栏选择芯片系列：Cyclone II；再在Available devices:中选择具体芯片：EP2C35F672C6。 参