数字电子技术第四章

1、 组合逻辑电路组合逻辑电路 时序逻辑电路时序逻辑电路第四章第四章 二、组合逻辑电路逻辑功能描述：二、组合逻辑电路逻辑功能描述： 一、一、 组合逻辑电路的特点：组合逻辑电路的特点： 每一时刻的输出仅取决于该时刻的每一时刻的输出仅取决于该时刻的输入，与电路原来的状态无关；输入，与电路原来的状态无关； 不包含记忆单元（或存储单元。）不包含记忆单元（或存储单元。） 4.1 概述概述(第一大重点第一大重点) 组合逻辑组合逻辑 电路电路1a2ana1y2ymy组合逻辑电路的框图组合逻辑电路的框图1112221212(,)(,) (,)nnmmnyf a aayfa aayfa aa 一、一、已知电路已知电

2、路求逻辑功能求逻辑功能4.2 组合电路的分析与设计组合电路的分析与设计 根据电路根据电路写出输出表达式写出输出表达式化简（为使写真值化简（为使写真值表简单）表简单）写出真值表写出真值表说明功能。说明功能。二、二、已知实际逻辑问题已知实际逻辑问题求逻辑电路求逻辑电路实际逻辑问题实际逻辑问题逻辑抽象逻辑抽象逻辑真值表逻辑真值表逻辑函数式逻辑函数式根据要求选定所用器件：根据要求选定所用器件：1、若选用、若选用SSI，化简函数，化简函数变换函数变换函数画出实现电路；画出实现电路；2、若选用、若选用MSI，变换函数，变换函数画出实现电路。画出实现电路。1、 分析事件的因果关系，确定输入变量和输出变量；分

3、析事件的因果关系，确定输入变量和输出变量；2、 定义逻辑状态的含义：用定义逻辑状态的含义：用0或或1表示输入和输出的不同状态；表示输入和输出的不同状态；3、 根据给定的因果关系列出逻辑真值表。根据给定的因果关系列出逻辑真值表。逻辑图逻辑图逻辑表达逻辑表达式式 1 1 最简与或表最简与或表达式达式化简化简 2 1YAB 2YBC 3YCA 1Y2Y3YY 2 YAB BC CA 从输入到输出从输入到输出逐级写出逐级写出 123YYY YABBCAC 分析实例分析实例1 1A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最简与或表最简与或

4、表达式达式 3 真值表真值表CABCABY 3 4 电路的逻辑电路的逻辑功能功能当输入当输入A、B、C中有中有2个或个或3个为个为1时，输时，输出出Y为为1，否，否则输出则输出Y为为0。所以这个电路所以这个电路实际上是一种实际上是一种3人表决用的人表决用的组合电路：只组合电路：只要有要有2票或票或3票票同意，表决就同意，表决就通过通过。 4 逻辑图逻辑图 12312312YABCYABYYYYBYYYB 逻辑表达逻辑表达式式YA B CA BBA BBAB 最简与或表最简与或表达式达式分析实例分析实例2真值表真值表A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1

5、01 1 111111100用与非门实现用与非门实现电路的输出电路的输出Y只与输入只与输入A、B有关，而与输入有关，而与输入C无关。无关。Y和和A、B的逻辑关系为：的逻辑关系为：A、B中只要一中只要一个为个为0，Y=1；A、B全为全为1时，时，Y=0。所以。所以Y和和A、B的逻辑关系的逻辑关系为与非运算的关系。为与非运算的关系。电路的逻辑功能电路的逻辑功能 YABAB 自学自学P162课本例课本例4.2.1真值表真值表电路功能电路功能描述描述：设计一个楼上、楼下开关的控制逻辑电路设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的电灯，使之在上楼前，用楼下来控制楼梯上的电灯，使之在上楼前，用楼下

6、开关打开电灯，上楼后，用楼上开关关灭电灯；开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。用楼下开关关灭电灯。设楼上开关为设楼上开关为A，楼下开关为，楼下开关为B，灯泡为，灯泡为Y。并。并设设A、B闭合时为闭合时为1，断开时为，断开时为0；灯亮时；灯亮时Y为为1，灯灭时灯灭时Y为为0。根据逻辑要求列出真值表。根据逻辑要求列出真值表。 1 逻辑抽象逻辑抽象 1 组合逻辑电路设计实例组合逻辑电路设计实例1ABY000011110011 2 逻辑表达式或卡逻辑表达式或卡诺图诺图最简与或表最简与或表达式达

7、式化简化简 3 2 YA BAB 已为最简与已为最简与或表达式或表达式 4 逻辑变换逻辑变换 5 逻辑电路图逻辑电路图用与非用与非门实现门实现 YA BA B BAY用异或用异或门实现门实现 解：解：设计要求中已经规定了输入输出变量及其逻辑值的含义，不必设计要求中已经规定了输入输出变量及其逻辑值的含义，不必重复，列真值表如下。重复，列真值表如下。A B C P Q0101010101010101010101XXXXXXXX0000011111水位低于A、B、C时，P、Q同时工作。水位低于A、B而高于C时，只有Q工作。水位低于C却高于B，不可能出现，打叉。分别作分别作P P和和Q Q的卡诺图并化

8、简，得：的卡诺图并化简，得：卡诺图中的卡诺图中的X X，在化简时既可在化简时既可以看作以看作0 0，也可，也可以看作以看作1 1，视情，视情形确定。形确定。化简可得：化简可得：,BQBACP最后画出逻辑图最后画出逻辑图真值表真值表电路功能电路功能描述描述：用用与非门与非门设计一个举重裁判表决电路。设举重设计一个举重裁判表决电路。设举重比赛有比赛有3个裁判，一个主裁判和两个副裁判。杠铃完个裁判，一个主裁判和两个副裁判。杠铃完全举起的裁决由每一个裁判按一下自己面前的按钮全举起的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并来确定。只有当两个或两个以上裁判判明成功，

9、并且其中有一个为主裁判时，表明成功的灯才亮。且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量设主裁判为变量A，副裁判分别为，副裁判分别为B和和C；表示；表示成功与否的灯为成功与否的灯为Y，根据逻辑要求列出真值表。，根据逻辑要求列出真值表。 1 逻辑抽象逻辑抽象 1 A B CYA B CY0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111 2 YAB CABCABC 2 逻辑表达式逻辑表达式设计实例设计实例2 BC A 00 01 11 10 0 1 1 1 1 3 卡诺图卡诺图最简与或表最简与或表达式达式化简化简 4 5 逻辑变换逻辑变换

10、 6 逻辑电路图逻辑电路图 3 化简化简 4 Y=AC+AB 5 YABAC 6 自学自学P165课本例课本例4.2.21、组合逻辑电路的概念；、组合逻辑电路的概念；2、组合逻辑电路的分析方法；、组合逻辑电路的分析方法；3、组合逻辑电路的设计方法（用、组合逻辑电路的设计方法（用SSI实现）。实现）。小结小结: :作业：作业：1、组合逻辑电路的概念；、组合逻辑电路的概念； 逻辑电路分类；组合逻辑电路特点；逻辑电路分类；组合逻辑电路特点；复习复习2、组合逻辑电路的分析方法；、组合逻辑电路的分析方法；3、组合逻辑电路的设计方法（用、组合逻辑电路的设计方法（用SSI实现）。实现）。各种各种MSI器件的

11、器件的学习思路：掌握学习思路：掌握定义（功能）定义（功能） 类型（功能区别）类型（功能区别） 原理（输出与输入关系）原理（输出与输入关系） 所有所有MSI器件内部结构一般了解。器件内部结构一般了解。常见常见MSI器件：编码器、器件：编码器、数值比较器。数值比较器。4.3 若干常用的组合逻辑电路（若干常用的组合逻辑电路（MSI）一、编码器的定义和分类一、编码器的定义和分类1、定义：、定义： 编码编码：用二进制代码表示有关对象的过程；即将输入的每一：用二进制代码表示有关对象的过程；即将输入的每一个高、低电平信号编成一个对应的二进制代码的过程。个高、低电平信号编成一个对应的二进制代码的过程。 用来进

12、行编码的逻辑器件叫用来进行编码的逻辑器件叫编码器编码器。4.3.1编码器编码器一、定义、分类；一、定义、分类； 普通普通8/3线编码器线编码器二、编码器实例介绍二、编码器实例介绍 优先优先8/3线编码器线编码器 二二十进制编码器十进制编码器一、编码器的定义和分类一、编码器的定义和分类2、分类：、分类： 普通编码器普通编码器：每次只允许有一个编码信号输入；：每次只允许有一个编码信号输入；优先编码器优先编码器：每次允许多个编码信号输入，但只对优先级：每次允许多个编码信号输入，但只对优先级 别最高的进行编码。别最高的进行编码。二、实例介绍二、实例介绍普通普通3位位二进制编二进制编码器码器（8/3线线

13、编码器）编码器） 输入输入 输出输出I0 I1 I2 I3 I4 I5 I6 I7Y2 Y1 Y01 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1输入端：输入端：2n输出端：输出端：n允许同时允许同时输入两个以上输入两个以上的编码信号，的编码信号，但只对其中优但只对其中优先权最高的一先权最高的一个进行编码。个进

14、行编码。AA BAB 27767657654YII II I II I I I 45672IIIIY3位二进位二进制优先编码器制优先编码器（8/3线编码器）线编码器）低电平有效的低电平有效的3位二进制优先位二进制优先编码器真值表编码器真值表如何？如何？8线线3线优先编码器线优先编码器74LS148逻辑图。逻辑图。选通输入端选通输入端选通输出端选通输出端扩展端扩展端实例：实例：74HC148输输 入入输输 出出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX011111

15、00100XX011111101100X0111111110100011111111111001234567SIIIIIIII 210YYY SE XYY 不可能出不可能出现现00工作，且工作，且有输入有输入01工作，但工作，但无输入无输入10不工作不工作11状态状态 SEXYY 实例：实例：74HC1481. 高位片优先级别高，高位片优先进入编码状态；高位片优先级别高，高位片优先进入编码状态；2. 只有高位片无信号输入时，才允许低位片工作；只有高位片无信号输入时，才允许低位片工作；3. 输出端不够，通过扩展输出端进行扩展。输出端不够，通过扩展输出端进行扩展。 思考：四个输出端如何实现？思考：

16、四个输出端如何实现？SY 不可能出现不可能出现00工作，且有工作，且有输入输入01工作，但无工作，但无输入输入10不工作不工作11状态状态 SE XYY 00101111111001 1 1 11 0 1(1)片处于编码状态片处于编码状态,(2)片被封锁。片被封锁。1 1 1 1 1 1 1 110(2)片处于编码状态片处于编码状态111010010101 11 0 1 0 1I9 I8 I7 I6 I5 I4 I3 I2 I1 I0Y3 Y2 Y1 Y01 0 1 0 0 1 0 0 0 10 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1

17、 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 11 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0 0 01、8421 BCD码优先编码器码优先编码器真值表真值表 二二-十进制编码器十进制编码器I9优先级最高，优先级最高，I0优优先级最低。先级最低。用二进制代码表示特定对象的过程称为用二进制代码表示特定对象的过程称为编码编码；实现编码操作；实现编码操作的电路称为的电路称为编码器编码器。 各种编码器的工作原理类似，设计方法也相同。各种编码器的工作原理类似，设计方法也相同。大多数集成大多数

18、集成二进制编码器和集成十进制编码器均采用优先编码方案。二进制编码器和集成十进制编码器均采用优先编码方案。 1 1、二进制编码器、二进制编码器：输入：输入2 2n n个对象，个对象，n n个变量输出；个变量输出； 2 2、二、二- -十进制编码器十进制编码器：输入：输入1010个对象，输出个对象，输出n=4n=4； 3 3、普通编码器、普通编码器：每次只允许有一个对象输入；：每次只允许有一个对象输入； 4 4、优先编码器、优先编码器：每次允许多个对象输入，但只对优先级别：每次允许多个对象输入，但只对优先级别最高的进行编码。最高的进行编码。( (熟练掌握四位二进制优先编码器熟练掌握四位二进制优先编

19、码器7414874148的管的管脚功能及真值表脚功能及真值表) )一、定义、分类一、定义、分类二、实例介绍二、实例介绍(功能、真值表、功能、真值表、输出逻辑式输出逻辑式、扩展、扩展)三、用译码器设计组合逻辑电路三、用译码器设计组合逻辑电路二进制译码器二进制译码器 二二- -十进制译码器十进制译码器 字符显示译码器字符显示译码器4.3.2译码器译码器把输入代码状态的特定含义翻译出来的过程称为把输入代码状态的特定含义翻译出来的过程称为译译码码，或将每一个输入的二进制代码翻译成对应的高低电平输出，或将每一个输入的二进制代码翻译成对应的高低电平输出信号的过程称为信号的过程称为译码译码；实现译码操作的电

20、路称为；实现译码操作的电路称为译码器译码器。( (译码译码是编码的逆过程是编码的逆过程) )设二进制译码器的输入端为设二进制译码器的输入端为n个，则输出端为个，则输出端为2n个，个，且对应于输入代码的每一种组合，且对应于输入代码的每一种组合，2n个输出中只有一个为个输出中只有一个为1（或为（或为0），其余全为），其余全为0（或为（或为1）。）。二、实例介绍二、实例介绍高电平有效的高电平有效的译码器译码器低电平有效低电平有效的译码器的译码器二进制译码器实例二进制译码器实例1：3位二进制译码器位二进制译码器真值表真值表高电平有效的高电平有效的3/8线译码器线译码器02100121012210232

21、10342104521056210672107YA A AmYA A AmYA A AmYA A AmYA A AmYA A AmYA A AmYA A Am 输出输出低电平低电平有效有效附加附加控制端控制端123SSSS ()iiYSm 二进制译码器实例二进制译码器实例2：集成二进制译码器：集成二进制译码器74HC13800120)(mAAAY当当S1=1, =0, =0（即（即S=1）时，可得输出）时，可得输出2S3S10121)(mAAAY20122)(mAAAY30123)(mAAAY40124)(mAAAY50125)(mAAAY60126)(mAAAY70127)(mAAAY74H

22、C138的功能表：的功能表：输输 入入输输 出出S1A2A1A00XXXX11111111X1XXX111111111000011111110100011111110110010111110111001111110111101001110111110101110111111011010111111101110111111123SS 76543210YYYYYYYY 0210YA A Am 译码器的扩展（译码器的扩展（P177页）页） （2片片3/8线译码器线译码器1片片4/16线译码器）线译码器）扩展思路：扩展思路：1、扩输入端；、扩输入端； （利用使能端）（利用使能端）2、 扩输出端。（用多

23、片，轮流工作。）扩输出端。（用多片，轮流工作。） D3=1D3=0（1 1）D3D2D1D0=00000111,8,8个代码译成第一片个代码译成第一片74HC138上相应的八个输出。上相应的八个输出。（2 2）D3D2D1D0=10001111,8,8个代码译成第二片个代码译成第二片74HC138上相应的八个输出。上相应的八个输出。(1)片工作，片工作，(2)片禁止。若输入片禁止。若输入D3D2D1D0=0100时，时，译码器译码器_输出输出_。000（1）11110111(2)片工作，片工作，(1)片禁止。若输入片禁止。若输入D3D2D1D0=1101时，时，译码器译码器_输出输出_。111

24、（2）11111011输 入输 出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000输 入输 出I0I1I2I3I4I5I6I7Y2Y1Y0100000000000100000000100100000010000100000110000100010000000100101000000101100000000111174HC138电路结构电路结构逻辑框图逻辑框图芯片的外形图芯片的外形图真值表 逻辑表达式：701272012210

25、12100120mAAAYmAAAYmAAAYmAAAY.用电路进行实现 用二极管与门阵列组成的3线8线译码器1、输入端数、输入端数n，输出端数，输出端数2n；2、输出若为高电平有效，每个输出对应一个最小项；、输出若为高电平有效，每个输出对应一个最小项；3、输出若为低电平有效，每个输出对应一个最小项的反函数。、输出若为低电平有效，每个输出对应一个最小项的反函数。二进制译码器小结二进制译码器小结2、二、二-十进制译码器十进制译码器 将输入的将输入的BCD代码翻译成代码翻译成10个高、低电平输出信号的电路，个高、低电平输出信号的电路，称为称为二二-十进制译码器十进制译码器。 由于二由于二-十进制译

26、码器有十进制译码器有4根输入线，根输入线，10根输出线，所以又称根输出线，所以又称为为4线线-10线译码器线译码器。 若二若二-十进制译码器的输入是十进制译码器的输入是4位位8421 BCD码，则称为码，则称为8421 BCD码译码器。码译码器。二二十进制译码器实例：十进制译码器实例：74HC4209( )iiYmi 74HC42真值表真值表P179abcdefgh a b c d a f b e f g h g e c d(a) 外 形 图(b) 共 阴 极(c) 共 阳 极+VCCabcdefgh显示器件实例：显示器件实例：七段（八段）七段（八段） LED数码管数码管用来驱动各种用来驱动各

27、种显示器件显示器件，从而将用二进制代码，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为来的电路，称为显示译码器显示译码器。3、显示译码器、显示译码器(3)BCD-七段显示译码器七段显示译码器:直接驱动七段数码管直接驱动七段数码管 四个输入端，七个输出端；四个输入端，七个输出端； 两种输出方式：高电平有效和低电平有效。两种输出方式：高电平有效和低电平有效。高电平有效的四高电平有效的四- -七段显示译码器真值七段显示译码器真值表表abcdefgh a b c d a f b e f g h g e c d

28、(a) 外形图(b) 共阴极(c) 共阳极+VCCabcdefgh高电平有效的显示译码器应驱动什么接法的显示器？高电平有效的显示译码器应驱动什么接法的显示器？低电平有效的显示译码器应驱动什么接法的显示器？低电平有效的显示译码器应驱动什么接法的显示器？驱动共阴极接法的显示器。驱动共阴极接法的显示器。驱动共阳极接法的显示器。驱动共阳极接法的显示器。 BCDBCD七段显示译码器七段显示译码器A A3 3-A-A0 0: : 输入数据输入数据a aYaYaYbYbYcYcYdYdYeYeYfYfYgYg译译 码码 器器A A3 3A A2 2A A1 1A A0 0b bc cd de ef fg g

29、七段显示译码器七段显示译码器7448引脚排列图引脚排列图灯测试输入灯测试输入灭零输入灭零输入灭灯输入灭零输出灭灯输入灭零输出 16 15 14 13 12 11 10 97 4 L S4 8 1 2 3 4 5 6 7 8VC C f g a b c d eA1 A2 L T B I/R B O R B I A3 A0 G N DL T /RIRBO RBI 集成显示译码器集成显示译码器74LS48（7448）（）（P181-P186）abcdefgh a b c d a f b e f g h g e c d(a) 外 形 图(b) 共 阴 极(c) 共 阳 极+ VC Cabcdefgh7

30、448可直接可直接驱动共阴极驱动共阴极接法的显示接法的显示器器图4.3.18 用7448驱动BS201的连接方法三、用译码器设计逻辑电路三、用译码器设计逻辑电路3位二进制译码器给出位二进制译码器给出3变量的全部最小项变量的全部最小项;。n位二进制译码器给出位二进制译码器给出n变量的全部最小项变量的全部最小项;写出函数的标准与或表达式（最小项表达式）。写出函数的标准与或表达式（最小项表达式）。（若需要，变换为与非（若需要，变换为与非-与非形式。）与非形式。）将译码器的输入端作为输入变量端，输出由译码器输出的将译码器的输入端作为输入变量端，输出由译码器输出的组合实现。组合实现。画出用二进制译码器和

31、相应的门电路实现这些函数的画出用二进制译码器和相应的门电路实现这些函数的接线图。接线图。应用举例：应用举例：P187例例4.3.3试利用试利用3线线-8线译码器线译码器74HC138和适当的门电和适当的门电路设计一个多输出的组路设计一个多输出的组合逻辑电路合逻辑电路1234ZACA BCAB CZBCA B CZA BAB CZA BCB CABC 解：解：首先将给定的逻辑函数化为最首先将给定的逻辑函数化为最小项之和的形式小项之和的形式134562137323540247ZABCABCABCABCmmmmZABCABCABCmmmZABCABCABCmmmZABCABCABCABCmmmm 题

32、目给定的题目给定的3/8线译线译码器为低电平有效，码器为低电平有效，对逻辑式进行变换对逻辑式进行变换得：得： 13456345621371373235235402470247Zmmmmm m m mZmmmm m mZmmmm m mZmmmmm m m m 实现电路实现电路为：为：课堂练习：课堂练习：题题4.12思考：若译码器为高电平有效，用什么门实现？思考：若译码器为高电平有效，用什么门实现？ 把代码状态的特定含义翻译出来的过程称为把代码状态的特定含义翻译出来的过程称为译码译码，实现，实现译码操作的电路称为译码操作的电路称为译码器译码器。 译码器译码器分二进制译码器、十进制译码器及字符显示

33、译码器分二进制译码器、十进制译码器及字符显示译码器，注意字符显示译码器与字符显示器的正确连接。注意字符显示译码器与字符显示器的正确连接。 二进制译码器能产生输入变量的全部最小项（或最小项的二进制译码器能产生输入变量的全部最小项（或最小项的反函数），而任一组合逻辑函数总能表示成最小项之和的形式，反函数），而任一组合逻辑函数总能表示成最小项之和的形式，所以，所以，由由n位二进制译码器加上合适的门电路即可实现任何形位二进制译码器加上合适的门电路即可实现任何形式输入变量数不大于式输入变量数不大于n的组合逻辑函数。的组合逻辑函数。译码器小结译码器小结一、数据选择器一、数据选择器定义定义： 从一组输入数据

34、中选出某一个送到输出端称为数据选从一组输入数据中选出某一个送到输出端称为数据选择器；而选择哪一个送到输出端，由地址端的不同代码择器；而选择哪一个送到输出端，由地址端的不同代码组合决定。组合决定。 常见常见类型类型有：有：4选选1、8选选1、16选选1等等。4.3.3 数据选择器（多路开关、多路选择器）数据选择器（多路开关、多路选择器）一、定义和类型一、定义和类型 二、实例介绍二、实例介绍三、扩展三、扩展 四、用数据选择器设计组合逻辑电路四、用数据选择器设计组合逻辑电路n位通道选择信号位通道选择信号数据选择器数据选择器D0D1D2D2n-1Y数据输入端：数据输入端：2n个个输出端：输出端：1个个

35、地址输入端：地址输入端：n个个D0 0A0 0D3 3D2D1A1 1Y输 入 D A1 A0输 出 YD0 0 0D1 0 1D2 1 0D3 1 1 D0 D1 D2 D330101102103100iiiYDA AD A ADA ADA AD m 真值表真值表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据由地址变量由地址变量的组合决定的组合决定从路输入从路输入中选择哪中选择哪路输出。路输出。实例实例1：4选选1数据选择器数据选择器二、实例介绍：二、实例介绍：集成双集成双4选选1数据选择器数据选择器74HC153实例实例2： 集成数据选择器集成数据选择器0D0D1D2D3 0 0 0

36、 1 1 0 1 1100001YA1 A01S 16 15 14 13 12 11 10 974LS153 1 2 3 4 5 6 7 8VCC 2S A0 2D3 2D2 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D0 1Y GND1s 2s 74HC153集成集成8选选1数据选数据选择器择器74LS151(例例4.3.6)70210121072100iiiYD A A AD A A AD A A AD m 16 15 14 13 12 11 10 974LS151 1 2 3 4 5 6 7 8VCC D4 D5 D6 D7 A0 A1 A2D3 D2 D1 D0 Y Y

37、 S GNDS Y s 当当 =1时，芯片禁止工作；时，芯片禁止工作；s 当当 =0时，芯片正常工作，输出为：时，芯片正常工作，输出为：三、数据选择器的扩展三、数据选择器的扩展(例例4.3.4)21002101210221032104210521062107()()()()()()()()YA A ADA A ADA A ADA A ADA A ADA A ADA A ADA A AD 数据选择器的主要特点：数据选择器的主要特点：210niiiYD m （1）具有标准与或表达式的形式。即：）具有标准与或表达式的形式。即：（2）提供了）提供了地址变量地址变量的全部最小项。的全部最小项。 四、用数

38、据选择器设计组合逻辑电路四、用数据选择器设计组合逻辑电路 将数据选择器的将数据选择器的地址端地址端作为逻辑函数的作为逻辑函数的输入端输入端，同时配合，同时配合D0Di适当状态（包括原变量、反变量、适当状态（包括原变量、反变量、0和和1），使要实现），使要实现的逻辑函数的标准形式和数据选择器的输出形式相对应。的逻辑函数的标准形式和数据选择器的输出形式相对应。1()()()()ZR A GR AGRA GRAGRAGR A GR A GR AGAG 1010110210310()()()()YDA AD A ADA AD A A 例例1：用双：用双4选选1数据选择器数据选择器74HC153实现交通

39、信号灯监实现交通信号灯监视电路。视电路。解：解： 数据选择器数据选择器能够从多路数字信息中任意选出所需要的一能够从多路数字信息中任意选出所需要的一路信息作为输出，至于选择哪一路数据输出，则完全由地址路信息作为输出，至于选择哪一路数据输出，则完全由地址代码组合决定。代码组合决定。数据选择器小结数据选择器小结 数据选择器具有标准与或表达式的形式，提供了地址变量的数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项全部最小项，并且一般情况下，并且一般情况下，Di可以当作一个变量处理可以当作一个变量处理。例，。例，八选一数据选择器的表达式为：八选一数据选择器的表达式为： 用数据选择器实现组合

40、逻辑函数的步骤用数据选择器实现组合逻辑函数的步骤：选用数据选择器：选用数据选择器确定地址变量确定地址变量对比要实现函数与数据选择器输出的表达式，求对比要实现函数与数据选择器输出的表达式，求Di画连线图。画连线图。70210121072100iiiYD A A AD A A AD A A AD m 70210121072100iiiYD A A AD A A AD A A AD m 4.3.5 数值比较器数值比较器（学习思路：定义及逻辑功能表）（学习思路：定义及逻辑功能表）一、定义一、定义二、分类及实例介绍二、分类及实例介绍三、扩展及应用三、扩展及应用：比较两个二进制数值大小的逻辑电路：比较两个

41、二进制数值大小的逻辑电路一、一、定义定义二、分类及实例介绍：二、分类及实例介绍：类型：类型：1位数值比较器和多位数值比较器。位数值比较器和多位数值比较器。)()()()(),(,),(,),(BAYBABABAYBABABAABYABBABABABABA10110101或同为则则实例实例1：1位数值比较器（对两个位数值比较器（对两个1位的二进制数进行比较）位的二进制数进行比较）A,B比较有三种可能结果比较有三种可能结果A3 B3A2 B2A1 B1A0 B0Y1 Y2 Y3A3B31 0 0A3B21 0 0A2B11 0 0A1 B01 0 0A0B00 1 0A0=B00 0 1实例实例2

42、：多位数值比较器（对两个多位的二进制数进行比较）多位数值比较器（对两个多位的二进制数进行比较）原理：从高位比起，只有高位相等，才比较下一位原理：从高位比起，只有高位相等，才比较下一位例如例如A、B是两个四位二进制数是两个四位二进制数A3 A2 A1A0和和 B3B2B1B0只比较两个四位数时，逻辑函数式为：只比较两个四位数时，逻辑函数式为： 33332233221133221100 ( A B )YA BABA BABABA BABABABA B 33332233221133221100 ( A B )YA BABA BABABA BABABABA B 33221100( AB )YABABA

43、BAB 若若A、B是两个多位数的高四位，则当是两个多位数的高四位，则当A=B时，就需时，就需要以低位的比较结果来决定两个数的大小。要以低位的比较结果来决定两个数的大小。 3333223322113323322110021100 + AB( AB )YAABABABABBABA BABABA BABABABAIB 3333223332211032211332211000 ( A)BBAABABAYA BABA BABABA BABBABABABAIB 33221100( AB )ABYABABABABI I(AB) 和和 I(A=B) 是来自低位的比较结果是来自低位的比较结果只比较两个四位数时，

44、应令只比较两个四位数时，应令I(AB)=0， I(A=B)=1 三、扩展：用两片三、扩展：用两片CC14585组成一个组成一个8位数值比较器位数值比较器1、只要高位比较出大或小，低位就没有必要比较了；、只要高位比较出大或小，低位就没有必要比较了；3、 只比较四位数时，扩展端不应起作用；只比较四位数时，扩展端不应起作用；2、当高四位全部相等时，需考虑低位的比较结果。、当高四位全部相等时，需考虑低位的比较结果。 用来完成两个二进制数的大小比较的逻辑电路称为用来完成两个二进制数的大小比较的逻辑电路称为数值比数值比较器较器，简称比较器简称比较器。在数字电路中，。在数字电路中，数值比较器的输入是要进数值

45、比较器的输入是要进行比较的两个二进制数，输出是比较的结果行比较的两个二进制数，输出是比较的结果。 利用集成数值比较器的扩展输入端，很容易构成更多位利用集成数值比较器的扩展输入端，很容易构成更多位数的数值比较器。数值比较器的扩展要注意实际电路结构，因数的数值比较器。数值比较器的扩展要注意实际电路结构，因为为电路结构不同，输入扩展端的用法也不完全一样电路结构不同，输入扩展端的用法也不完全一样，使用时应，使用时应注意区别。注意区别。数值比较器小结数值比较器小结1、小结小结2、数据选择器的概念及分类；、数据选择器的概念及分类；3、4、用数据选择器、用数据选择器5、数据比较器的概念、类型、扩展。、数据比

46、较器的概念、类型、扩展。4.3.4 加法器加法器一、定义一、定义二、分类二、分类三、加法器实例介绍三、加法器实例介绍 四、加法器应用四、加法器应用：实现二进制数加法运算的器件称为加法器。实现二进制数加法运算的器件称为加法器。二、分类二、分类：半加器（一位半加器）半加器（一位半加器） 全加器（一位全加器、多位全加器）全加器（一位全加器、多位全加器）1、一位半加器、一位半加器 对两个对两个1位二进制数进行相加（不考虑来自低位的进位）位二进制数进行相加（不考虑来自低位的进位）而求得和及进位的逻辑电路称为而求得和及进位的逻辑电路称为。加数加数本位本位的和的和三、加法器实例介绍三、加法器实例介绍输输 入

47、入输输 出出ABSCO0000011010101101向高向高位的位的进位进位ABCOBAS2、一位全加器、一位全加器 对两个对两个1位二进制数进行相加并考虑低位来的进位，即相当位二进制数进行相加并考虑低位来的进位，即相当于于3个个1位二进制数相加，求得和及进位的逻辑电路称为位二进制数相加，求得和及进位的逻辑电路称为。 输输 入入输输 出出ABCISCO0000000110010100110110010101011100111111S( A B CIA B CIAB CIABCI )CO( A BB CIA CI ) 实现多位二进制数相加的电路称为实现多位二进制数相加的电路称为。 串行进位加法器串行进位加法器3、多位、多位 加法器加法器：把：把n n位全加器串联起来，低位全加器的进位输出连接位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。到相邻的高位全加器的进位输入。：进位信号是由低位向高位逐级传递的，速度慢。：进位信号是由低位向高位逐级传递的，速度慢。超前进位加法器超前进位加法器目的目的：提高运算速度。：提高运算速度。措施措施：减小或消除由于进位信号逐级传递所耗费的时间。减小或消除由于进位信号逐级传递所耗费的时间。具体实现办法具体实现办法：通过逻辑电路事先算出每