第四章 MOS逻辑集成电路-1

1、第四章MOS逻辑集成电路学习要求nMOSFET结构及工作原理（补充）nCMOS基本逻辑单元n静态逻辑和动态CMOS电路nBiCMOS逻辑集成电路nMOS存储器 参参 考考 书书 数字数字CMOS VLSI分析与设计基础分析与设计基础. 北京大学出版社，北京大学出版社，1996，2002年年12月第月第2次印刷次印刷 Sung-Mo Kang, Yusuf Leblebici, CMOS Digital Integrated Circuits Analysis and Design, McGraw Hill Third Edition 2003 数字数字 VLSIC 的内容的内容系统特性系统特性

2、可靠性、可制造性可靠性、可制造性可测性可测性微处理器、专用数字电微处理器、专用数字电路、路、VLSI子系统子系统规则结构规则结构ROM、RAM、PLA、FPGA反相器反相器组合和时序逻辑电路组合和时序逻辑电路静态特性静态特性动态特性动态特性MOSFET、电阻、电容和互联模型、电阻、电容和互联模型CMOS的制备工艺的制备工艺设计设计实现实现设计中所涉及的内容设计中所涉及的内容FET（Field Effective Transistor）nThe junction-gate field effective transistornThe insulated MOS/FET gate transist

3、orThe deletion type transistors The enhancement type transistors 补充知识nMOS的结构、工作原理nMOS的阈值电压VTnMOS中应注意的问题MOS管概述nMetal Oxide Semiconductor Field Effective Transistor-MOSFETn特点q制造工艺简单q成品率高q功耗低、体积小q输入阻抗高，可利用栅源电容进行动态存储qN沟MOS较P沟MOS速度快，但工艺复杂qCMOS输入阻抗更高、没有静态功耗qVoltage-controlled semi-conductor componentsMOS晶

4、体管的分类SDG多晶硅有源区金属WLSiO2SiO2n+n+SDLp-SitoxxjGMOS晶体管的结构版图版图剖面图剖面图B关键参数：沟道长度关键参数：沟道长度 L 沟道宽度沟道宽度W 栅氧化层厚度栅氧化层厚度 Tox 衬底掺杂浓度衬底掺杂浓度 Nsub 源漏源漏pn结结深结结深xjS（source）G（Gate）D（Drain）B（Bulk）栅一定要全部覆盖沟道区栅一定要全部覆盖沟道区分清分清S、G、D、B区区（图a-1）（图a-2）（图a-3）NMOS剖面图CMOS剖面图CMOS标准门的例子CMOS的微观照片MOS管工作原理n以NMOS为例，栅源形成正向电压驱赶衬底的多数载流子空穴，吸引

5、少数载流子电子，在栅极下形成一个耗尽层，称之为反型层。在正向电压大于阈值电压，N+扩散层中的多数载流子被吸引到栅极之下，衬底的少数载流子也被吸引到栅极之下，称之为N型感生沟道。感生沟道与衬底之间依靠耗尽层进行绝缘。施加正VGS电压的nMOS晶体管，图中显示出耗尽区和感应沟道阈值电压定义MOS的阈值电压VT在栅极上施加一个正电压（相对于源极）时，栅极和衬底会形成电容的极板，而栅极氧化物则充当电介质。耗尽层类似于pn结二极管中所产生的耗尽区使使MOS结构半导体表面产生强反型结构半导体表面产生强反型层所需要外加的栅、源电压，称为层所需要外加的栅、源电压，称为“阈值电压阈值电压”。（开启电压）。（开启

6、电压）nVT的计算电压、电容和电荷量关系式耗尽层中的电荷理想MOS结（费米势）金属-半导体功函数差氧化膜中的电荷（表面态电荷）注入（Implants）oxIoxsfMSFoxBTCQCQCQV2VFB通常把实现平直能带条件通常把实现平直能带条件所需要的栅电压称为平带所需要的栅电压称为平带电压，电压，VFB电流电压关系 TgsoxVxVVCxiQ单位面积电荷：沿x轴积分得到下式 WVxVVCxVIxVxExVWxQxVITgsoxnDnnninDMOSFET的电流电的电流电压关系压关系假设在整个沟道假设在整个沟道内沟道电压值高内沟道电压值高于阈值电压于阈值电压根据根据Q=CV、电、电荷守恒定律以

7、及荷守恒定律以及电流的计算，得电流的计算，得出右式出右式W：垂直于沟道：垂直于沟道长度的有效源漏长度的有效源漏区尺寸区尺寸L：两块源漏掺：两块源漏掺杂区之间的距离杂区之间的距离MOS管工作原理（续）LtWkVVVVkIoxoxnnDSDSTGSnD2222器件的增益系数器件的增益系数Process TransconductanceParameteroxoxntk其中其中长沟道器件输出特性曲线长沟道器件输出特性曲线n如果在源极和漏极之间有连续的沟道存在，那么器件将工作在线性区VDSVGS-VTID=2Kn(VGS-VT)-VDS/2VDS2Kn(VGS-VT)VDS位于感应沟道上的电势差固定为V

8、GS-VT，得 ID=Kn(VGS-VT)2类似于一个受电压控制的可变电阻（非线性）n如果漏极和源极电压出现迅速增长，则有VGS-V(x) VT发生。在这样的条件下，晶体管工作在饱和区由于耗尽区的存在长度系数L减小和沟道长度调制效应，得ID=Kn(VGS-VT)2(1+VDS)。称为沟道调制因子，典型值在0.010.1/V之间n相当于一个受电压控制的电流源n注意：当VGS=VT时，电流不会突然降为零，在那一点器件将进入亚阈值工作状态。为了使器件完全停止工作，栅极-源极电压必须比VT低得多MOSFET的工作过程及的工作过程及IV特性特性VG以上所有推导获得的等式，以上所有推导获得的等式，对于对于

9、pMOS晶体管均同样适晶体管均同样适用。唯一的区别是，对于用。唯一的区别是，对于pMOS器件，所有电压和电器件，所有电压和电流的极性均是相反的，课后流的极性均是相反的，课后练习试推导练习试推导pMOS的性质的性质线性区饱和区总结n关闭区（VGS远低于VT）n亚阈值区（ VGSVT ）n线性电阻区（VDS1010以上输出电阻：右上角公式2n线性区：数十数百欧姆n饱和区：趋近于无穷大击穿特性nP-N结击穿电压、源漏电压穿通组成的源漏击穿电压BVDSn栅极击穿电压BVGS（不可恢复），一般100200V)2() 1 (CVDSDSonCVGSDSmGSDSivRvigMOS器件与BJT的比较n多子器

10、件、少子器件导电载流子n电压控制、电流控制nI-V特性nPhysical Architecture 栅极材料 栅极绝缘材料 栅极绝缘层厚度 沟道掺杂的浓度 源极与衬底之间的电压主要参数主要参数 在低电源电压的情况下，较低的阈值电压有利于保持性能的变化趋势。 根据门控延迟时间与VT/VDD之间的相互关系，当阈值电压达到VDD/2时，延迟时间迅速增加，MOSFET电流的急剧降低以及CMOS反相器门限的相应增高影响阈值电压变化的其它因素沟道长度：VT会随着L的减小而减小源/漏电压：阈值会随着VDS的增大而减小热载流子效应：引起nMOS器件的阈值增大，而pMOS晶体管的阈值下降oxsfMSFoxBTC

11、QCQV2金属M-半导体S功函数差对阈值电压的影响 一种材料的功函数：把一个电子从该材料的费米能级上移到真空中去成为自由电子所需要的能量 ms=M-S=M-（/q+Eg/2q+B） B =（KT/q）ln（NA/ni） B =-（KT/q）ln（ND/ni）EFEFpEiECEVpMOSEFN表面固定电荷Qsf 由于杂质、陷阱以及共价键的不完备，在氧化层和体硅的介面存在电荷。-Qsf/Cox 衬底和源之间有电压差，修正公式，得 体效应因子 COX=OX/tOX ，栅介质的介电常数除以栅介质厚度ASiOXFBSFTTNqCVVV21220 在N型Si上制备MOSFET，ND=1015/cm3，t

12、ox=500埃，AL栅表面电荷Qsf=6.8X1011q/cm2，求阈值电压？ 课堂练习：课堂练习：若衬底材料改为P型Si，其余条件同上，计算其阈值电压？首先推断是PMOS；接着计算平带电压、费米势、氧化层电容（Cox=0ox/tox） 、耗尽层电荷；最后、代入VT的计算公式-2.58伏，推断为增强型PMOS结构-1.61伏，推断为耗尽型NMOS结构VqkTcmncmFVqEeVnNqKTioxgiDB026. 0105 . 19 . 3/1085. 856. 0205. 44.25eV铝栅的功函数约为ln310140库仑10.602 1=电子电荷 q22强强型的耗尽区电19- 0BSBDox

13、BVqNQ AL栅PMOS一般为增强型，而NMOS易为耗尽型，主要受到平带电压的影响 AL栅MOS管的金属、半导体功函数差N衬底：-0.06伏P衬底：-0.66伏 制备增强型NMOS、降低PMOS阈值电压的绝对值，使VTn=VTp，是CMOS对器件工艺的基本要求。VT的控制QI (Implants) Qsf界面固定正电荷正离子快界面辐照禁带宽度禁带宽度 离子注入调整阈值电压 离子注入硼；VT-QI/Cox=-qNI/Cox NI=1.36X1012/cm3=VT=1.72伏（增强型） 通过对VT的控制实现了 5微米工艺：NMOS:1伏；PMOS：-1伏 2微米工艺：NMOS:0.7伏；PMOS

14、：-0.7伏 CMOS由初期的P阱工艺转变为双阱工艺 硅栅MOS（多晶硅） 改变金属和半导体功函数差值 重掺杂P型多晶硅：P-Si：0.25伏；N-Si：0.85伏 重掺杂N型多晶硅：P-Si：-0.84伏；N-Si:-0.26伏 薄栅工艺，调控Cox 调控Cox,减小SiO2界面态的影响 厚度下降到50埃；P-Si：-0.96伏；N-Si：0.33伏 提高Si/SiO2界面和SiO2层的质量 采用100晶向，界面太少EFEFEiECEVpMOSVTH的比较的比较oxioxsfoxBFBMSTHCQCQCQV2其它参数其它参数lk因子（器件的导电能力）因子（器件的导电能力）l器件设计尺寸（W/

15、L）l工艺制造及材料的电子和空穴迁移率l迁移率随温度的升高而下降，所以高温导致漏极电流ID下降，电路速度下降。温度升高100度，k因子要下降40l栅极电压带来迁移率的变化，所以需用有效迁移率修正l有效沟道长度l参数（器件的饱和区特性）参数（器件的饱和区特性）l饱和区中ID电流随VDS变化的斜率l器件设计、工艺l=dXd/（Leff*dVDS）l数字电路设计可不计，但在模拟电路中是其关键的器件参数LtWkoxoxnn2体效应因子体效应因子l当MOS器件的衬底和源之间存在偏置时（通常反偏），就会使沟道和衬底之间的耗尽层增宽，使耗尽层中包含更多的电荷。l晶体管的阈值电压也将增加l对电路的影响：l高电

16、平下降l电路工作速度下降l采用高电阻率衬底，以减低衬底偏置效应的影响几点注意的问题n小尺寸MOS器件（小于2微米），前面的公式必须修正n关于IDS-VDS特性n短沟道不成立nNMOS的性能比PMOS好n表面迁移率的纵向电场效应neffn，pn沟道长度调制效应n亚阈电流（低压、低功耗）n当VGSVT时，源漏之间的漏电流n长沟道：源漏漏电流n短沟道：扩散形式为主n采用深而重的栅下沟道注入，以减低漏区对源区的影响n衬底偏置（体效应）的影响n热载流子效应（电场增强、载流子速度加快）n电子进入氧化层：NMOS的阈值电压增加n空穴进入氧化层：PMOS的阈值电压减小W，L（微米）窄沟道器件短沟道器件VTMO

17、S器件阈值电压的短沟和窄沟效应短沟道带来的影响n饱和电流IDSAT和VGS不呈平方律关系，而呈线性关系n饱和区特性曲线不平坦，而呈明显上翘趋势n器件跨导不随VGS的增加而增大，而是随着载流子运动速度饱和而趋于不变n转折点电压发生变化（Early Saturation）n热载流子效应改变了阈值电压IDVDSMOSFET的器件模型的器件模型在在SPICE中包含着五种基本的中包含着五种基本的MOSFET模型，以供用户按具模型，以供用户按具体情况选用，其中：体情况选用，其中： Level=1 ShichmanHodges模模 型型 （MOSFET一级模型）一级模型） Level=2 基本几何图形的解析模型基本几何图形的解析模型 （MOSFET二级模型）二级模型） Level=3 半经验短沟道模型半经验短沟道模型 （MOSFET三级模型）三级模型） Level=4 BSIM模型模型 （MOSFET四级模型）四级模型） Level=6 BSIM3模型模型 （MOSFET八级模型）八级模型） BSIM4 模型模型工艺电学参数n0.25微米CMOS工艺影响集成电路性能的因素和发展趋势影响集成电路性能的因素和发展趋势n器件的门延迟：器件的门延迟：n迁移率迁移率n沟道长度沟道长度n电路的互连延迟：电路的互连延迟：n线电阻（线尺寸、电阻线电阻（线尺寸、电阻率）率）