




版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
1、LOGO数字技术基础实验数字技术基础实验教学课件教学课件电子实验中心电子实验中心实验二实验二 触发器、计数器的应用触发器、计数器的应用实验目的实验目的一学习用触发器构成计数器的方法学习用触发器构成计数器的方法;掌握计数器的逻辑功能和使用方法。掌握计数器的逻辑功能和使用方法。实验设备实验设备 二数字电路实验箱数字电路实验箱74LS7474LS74、74LS11274LS112、74LS19274LS192(CC40192CC40192)数字示波器数字示波器 实验原理实验原理三 触发器具有两个稳定状态,用以表示触发器具有两个稳定状态,用以表示逻辑状态逻辑状态“1 1”和和“0 0”,在一定的外界信
2、号作,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个用下,可以从一个稳定状态翻转到另一个稳定状态,它是一个具有记忆功能的二进稳定状态,它是一个具有记忆功能的二进制信息存贮器件,是构成各种时序电路的制信息存贮器件,是构成各种时序电路的最基本逻辑单元。最基本逻辑单元。双双D74LS74D74LS74和双和双JK74LS11274LS112集成集成触发器引脚及功能引脚及功能 14 13 12 11 10 9 8 1 2 3 4 5 6 7 VC C GND 2K 1RD 2CP 2Q 1Q 1K 1Q 1CP 74LS112 Q J CP 16 15 1J 2J K 2RD 1SD 2SD
3、SD RD 2Q Q 实验原理实验原理(续)(续)三三实验原理(续)实验原理(续)三 计数器是一个用以实现计数功能的时计数器是一个用以实现计数功能的时序部件,它不仅可以用来计脉冲数,还可序部件,它不仅可以用来计脉冲数,还可以用来做数字系统的定时、分频和执行数以用来做数字系统的定时、分频和执行数字运行及其他特定的逻辑功能。计数器按字运行及其他特定的逻辑功能。计数器按计数时钟是否统一来分类,可以分为同步计数时钟是否统一来分类,可以分为同步计数器和异步计数器;按计数方式分类,计数器和异步计数器;按计数方式分类,可以分为加减和可逆计数器。可以分为加减和可逆计数器。同步可逆十进制计数器同步可逆十进制计数
4、器74LS192(CC40192)74LS192(CC40192) CR 清除端 LD 置数端 CPU 加计数端 CPD 减计数端CO 非同步进位输出端 BO 非同步借位输出端 Q0 Q1 Q2 Q3 计数器输出端 D0 D1 D2 D3 数据输入端 CR BO CO LD VDD D0 D1D2CPUCPD Q0 74192D3 Q1 Q2 Q3 VSS 16 15 14 13 12 11 10 9 VDD D0 CR BO CO LD D2 D3 D1 Q1 Q0 CPD CPU Q2 Q3 VSS 1 2 3 4 5 6 7 8 74LS192 数字电路实验箱工作电源与信号数字电路实验箱
5、工作电源与信号注意:注意:典型数字逻辑电路工作单元典型数字逻辑电路工作单元+5V10实验时实验时Vcc接接+5V,GND接地接地测试测试74LS74、74LS112、74LS192的逻辑功能的逻辑功能(一)、双相时钟脉冲电路(一)、双相时钟脉冲电路 用用JKJK触发器及与非门构成的双相时钟脉冲电路如下触发器及与非门构成的双相时钟脉冲电路如下图所示,此电路是用来将时钟脉冲图所示,此电路是用来将时钟脉冲CPCP转换成两相时钟转换成两相时钟脉冲脉冲CPACPA及及CPBCPB,其频率相同、相位不同。分析电路工,其频率相同、相位不同。分析电路工作原理,用双踪示波器同作原理,用双踪示波器同时观察时观察C
6、PCP、CPACPA;CPCP、CPBCPB及及CPACPA、CPBCPB波形,并描绘之。波形,并描绘之。 四实验内容实验内容J JQK KSETCLRCPCPCPACPBQ ( (二二) )用用D D触发器构成触发器构成4 4位二进制加计数器位二进制加计数器; ;(选做)(选做) ( (三三) )用两片用两片74LS19274LS192组成两位十进制加法组成两位十进制加法 计数器,输入计数器,输入1Hz1Hz连续计数脉冲,进行由连续计数脉冲,进行由00-9900-99累加计数;累加计数; ( (四四) )设计一个显示设计一个显示1212小时的计数显示器(从小时的计数显示器(从1 1到到1212循循环);环); ( (五五) )设计一个显示星期的计数显示器;(从设计一个显示星期的计数显示器;(从1 1到到8 8循环,循环,不包含不包含7 7)。(选做)。(选做)四实验内容实验内容 (续)(续)严禁带电拔插芯片。严禁带电拔插芯片。使用数字万用表
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
评论
0/150
提交评论