FPGA和ISP-PLD

1、1数字电路与系统数字电路与系统 光电工程学院光电工程学院 电子电路教学中心电子电路教学中心 南京邮电大学南京邮电大学2第七节 现场可编程门阵列可编程门阵列FPGAFPGA 一、FPGA的基本结构 二、CLB和IOB 1.XC2000系列的CLB(1) 组合逻辑电路(2) 存储电路(3) 控制电路2.XC2000系列的IOB3三、IR 1.金属线2.开关矩阵(SM：Switching Matrices)3.可编程连接点(PIP：Programmable Interconnect Points)第八节 在系统可编程逻辑器件ISP-PLD一、低密度ISP-PLD 1.组成2.工作方式4二、高密度IS

2、P-PLD 1.组成(1)通用逻辑块GLB(2)集总布线区GRP(3)输出布线区ORP(4)输入/输出单元IOC(5)时钟分配网络CDN2.通用逻辑块GLB(Generic Logic Block)5(1)组成与阵列乘积项共享阵列4输出逻辑宏单元控制逻辑(2)组态标准组态高速直通组态异或逻辑组态单乘积项组态6多模式组态3.集总布线区GRP(Global Routing Pool)4.输出布线区ORP(Output Routing Pool)5.输入/输出单元IOC(Input Output Cell)6.时钟分配网络CDN(Clock Distribution Network)7.大块(Meg

3、a block)结构7第七节 现场可编程门阵列可编程门阵列FPGAFPGA 一、FPGA的基本结构 1.CLB：2.IOB:分布于芯片中央，实现规模不大的组合、时序电路。分布于芯片四周，实现内部逻辑电路与芯片外部引脚的连接。3.IR：包括不同类型的金属线、可编程的开关矩阵、可编程的连接点。84.SRAM:存放编程数据。图 10.7.2 FPGA内SRAM单元QQT读读/写写数据数据组态组态控制控制9图 10.7.1 FPGA的基本结构框图10二、CLB和IOB 1.XC2000系列的CLB(1) 组合逻辑电路工作方式激励信号 时钟信号 CLK(同步)，或C、G(异步)。(2) 存储电路(3)

4、控制电路11图10.7.3 XC2000系列的CLB电路 12四变量的任意函数FGABCDQ(a) 四变量任意函数13(b) 2个三变量任意函数三变量的任意函数FGABCDQ三变量的任意函数ABCDQ14图10.7.4 CLB中组合逻辑电路的3种组态(c) 五变量任意函数三变量的任意函数FGABCDQ三变量的任意函数ACDQMUX(动态选择两个三变量函数)15例 用查询表方式实现2输入(A、B)，2输出(G、F)的组合逻辑电路。图10.7.5 两变量通用逻辑模块的原理图16表10.7.1两变量通用逻辑模块的真值表输 入输 出A BF0 00 ( C2 )0 11 ( C1 )1 01 ( C0

5、 )1 10 ( C3 )172.XC2000系列的IOB图10.7.6 XC2000系列的IOB18三、IR 1.金属线(1)通用互连( General-Purpose Interconnect )(2)直接互连(Direct Interconnect)(3)长线(Long Line)2.开关矩阵(SM：Switching Matrices)3.可编程连接点(PIP：Programmable Interconnect Points)19图10.7.7 XC2000内部的互连资源20图10.7.8 XC2000的通用互连资源21图10.7.9 开关矩阵每个引脚的连接选项22图10.7.10 X

6、C2000的直接互连线23图10.7.11 XC2064的长线24第八节 在系统可编程逻辑器件ISP-PLD一、低密度ISP-PLD 1.组成2.工作方式(1)正常工作方式(2)诊断方式(3)编程方式25图10.8.1 ispGAL16Z8的电路结构框图26图10.8.2 ispGAL16Z8片内状态机的状态转换图HH27图10.8.3 诊断/编程方式的引脚配置28二、高密度ISP-PLD 1.组成(1)通用逻辑块GLB(2)集总布线区GRP(3)输出布线区ORP(4)输入/输出单元IOC(5)时钟分配网络CDN2944引脚PLCC封装图30ispLSI/pLSI 1016 44引脚PLCC封

7、装引脚图31GLB ispLSI1016的结构图32图10.8.4 ispLSI1016的结构图332.通用逻辑块GLB(Generic Logic Block)(1)组成(2)组态与阵列乘积项共享阵列4输出逻辑宏单元控制逻辑标准组态高速直通组态34异或逻辑组态单乘积项组态多模式组态3.集总布线区GRP(Global Routing Pool)4.输出布线区ORP(Output Routing Pool)5.输入/输出单元IOC(Input Output Cell)6.时钟分配网络CDN(Clock Distribution Network)7.大块(Mega block)结构35图10.8.

8、5 GLB的结构 专用输入专用输入36(a)(a)标准组态标准组态 37(b)高速直通组态38(c)异或逻辑组态39(d)单乘积项组态40(e)多模式组态图10.8.6 GLB的几种组态41乘积项共享阵列42图10.8.7 ORP逻辑图43图10.8.8 跨越ORP连接方式44图10.8.9 IOC结构图45图10.8.10 IOC组态举例46图10.8.11 CDN逻辑图47图10.8.12 1016大块方框图48图10.8.13 大块的输出使能控制49ISP 编程接口50在系统可编程（In-SystemProgramming）技术又称在线可编程技术，90年代由美国Lattice公司研制开发

9、。在系统可编程技术允许设计人员在产品设计、制造甚至是进入使用阶段通过设计软件对器件、电路板或整个电子系统的逻辑功能随时进行调整或重新设计，为用户提供了极大的方便。51ISP Synario System设计套件是基于Synario软件的可编程逻辑器件开发系统，它能够支持Lattice ispLSI器件，PLSI器件，ispGAL器件，ispGDS器件以及全系列GAL器件的设计，编译和逻辑模拟。ISP Synario System中包含了原理图输入，ABEL硬件描述语言( HDL )输入，功能模拟器和波形显示器。在混合式设计输入模式下允许在同一器件的设计中同时采用原理图，高级语言，真值表和状态图方式，使设计灵活简便。52 Y1端是功能复用的，不加控制会默认为复位端（RESET）,要将Y1用作时钟输入端，必须进行定义。 建立描述Y1功能的参数文件“Y1ASCLK. .PAR”。53FPGA是