第四章组合逻辑电路-2013

1、第第4 4章章 组合逻辑电路组合逻辑电路4.1 4.1 组合逻辑电路的分析与设计组合逻辑电路的分析与设计4.24.2 编码器编码器4.34.3 译码器译码器4.54.5 加法器加法器4.4 4.4 数据选择器数据选择器4.6 4.6 组合电路的险象组合电路的险象了解组合逻辑电路的特点；熟练掌握组合电路分析和设计的基本方法；了解竞争、冒险的概念；掌握消除冒险的基本方法.如果一个逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合,而与过去的输出值无关, 则称该电路为组合逻辑电路.组合电路组合电路x1x2xlz1z2zmzi = fi (x1, x2, , xl) i=1, 2, ,

2、m4.1 4.1 组合逻辑电路的分析与设计组合逻辑电路的分析与设计4.1 4.1 组合逻辑电路的分析与设计组合逻辑电路的分析与设计逻辑电路逻辑电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路当时的输出仅取当时的输出仅取决于当时的输入决于当时的输入除与当时输入有除与当时输入有关外还与原状态关外还与原状态有关有关组合逻辑电路需要讨论的两个基本问题是分析与设计.4.1.14.1.1组合逻辑电路分析组合逻辑电路分析 1 1、由给定的逻辑图写出逻辑关系表达式并化简、由给定的逻辑图写出逻辑关系表达式并化简. .分析步骤：分析步骤：2 2、用逻辑表达式建立真值表、用逻辑表达式建立真值表. .3 3、由真

3、值表，判断逻辑电路的功能、由真值表，判断逻辑电路的功能. .电路电路 结构结构输入输出之间输入输出之间的逻辑关系的逻辑关系例例1 1：分析下图的逻辑功能。：分析下图的逻辑功能。 ABABBABABABABAFBABABABA&ABF11A B F 0 0 1 0 1 0 1 0 0 1 1 1 真值表真值表相同为相同为“1”1”不同为不同为“0”0”同或门同或门=1BAF BAABF 例例2 2：分析下图的逻辑功能。：分析下图的逻辑功能。 &ABFBAABABBABBAABAFBBAABABBAABA）（）（BABAABF000011101110真值表真值表相同为相同为“0”0

4、”不同为不同为“1”1”异或门异或门=1BAF BABAF 例例3 3：分析下图的逻辑功能。：分析下图的逻辑功能。 &2&3&4AMB1FMABMMABMMAFBM真值表真值表M A B F 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 逻辑功能逻辑功能当当M为为0时，时，F与与B的状态相同的状态相同当当M为为1时，时，F与与A的状态相同的状态相同逻辑功能为一个选通电路逻辑功能为一个选通电路 &2&3&4AMB1F=101被封锁被封锁11&2&3&a

5、mp;4AMB1F=010被封锁被封锁1解：解：ABCP 1ABCAPAP12ABCBPBP13ABCCPCP14ABCCABCBABCAPPPF432化简：CBAABCCBAABCF)(1ACBACFP1P2P3P4B&例例4 4：分析下图给定的组合电路。：分析下图给定的组合电路。列出真值表功能评述由真值可知, 当A、B、C取相同值时, F为1, 否则F为0。所以该电路是一个“一致性判定电路。A B CF0 0 010 0 100 1 000 1 101 0 001 0 101 1 001 1 114 4.1.2.1.2组合逻辑电路设计组合逻辑电路设计任务任务要求要求最简单的最简单的

6、逻辑电路逻辑电路1 1、指定实际问题的逻辑含义。、指定实际问题的逻辑含义。设计步骤：设计步骤：4 4、根据表达式画逻辑图、根据表达式画逻辑图3 3、根据真值表写出表达式，并化简。、根据真值表写出表达式，并化简。2 2、列出真值表。、列出真值表。例例1 1：设计三人表决电路（：设计三人表决电路（A A、B B、C C）。每人一）。每人一个按键，如果同意则按下，不同意则不按。结个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则果用指示灯表示，多数同意时指示灯亮，否则不亮。不亮。1 1、首先指明逻辑符号取、首先指明逻辑符号取“0”0”、“1”1”的含义。的含义。 三个按

7、键三个按键A A、B B、C C按下时为按下时为“1”1”，不，不按时为按时为“0”0”。输出是。输出是F F，多数赞成时是，多数赞成时是“1”1”，否则是否则是“0”0”。2 2、根据题意列出逻辑真值表。、根据题意列出逻辑真值表。ABCF00000010010001111000101111011111 真值表真值表3 3、列出逻辑表达式并进行化简：、列出逻辑表达式并进行化简：CABCABF ABCBCACBACABF 对逻辑表达式进行化简对逻辑表达式进行化简ABCABCABCBCACBACABF )()()(BBCAAABCCCAB CABCAB 4 4、根据逻辑表达式画出逻辑图。、根据逻辑

8、表达式画出逻辑图。CABCABF & 1&AB BCFCABCAB CABCAB&ABCFCABCABF 若用若用与非门与非门实现实现例例2 2：设有甲、乙、丙三台电动机，它们运转时：设有甲、乙、丙三台电动机，它们运转时必须满足这样的条件，即任何时间必须而且仅必须满足这样的条件，即任何时间必须而且仅有一台电动机运行。如不满足条件，就输出报有一台电动机运行。如不满足条件，就输出报警信号。试设计此报警电路。警信号。试设计此报警电路。1 1、首先指明逻辑符号取、首先指明逻辑符号取“0”0”、“1”1”的含义。的含义。 用用A A、B B、C C三个变量表示甲乙丙三台三个变量表

9、示甲乙丙三台电动机的运行状态电动机的运行状态. .运转时为运转时为“1”1”，不运转时，不运转时为为“0”0”。报警输出是。报警输出是F F，正常运转是，正常运转是“0”,0”,报报警是警是“1” 1” 。 2 2、根据题意列出逻辑真值表。、根据题意列出逻辑真值表。A B C F 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 真值表真值表3 3、列出逻辑表达式并进行化简：、列出逻辑表达式并进行化简：BCABCCABCBABCACBAFACABABC00011110011 0 1 0 0 1 1 1 1 BCABA

10、CCBAF4 4、根据逻辑表达式画出逻辑图。、根据逻辑表达式画出逻辑图。& 1&BCF&A111例例3 3：假设有两个正整数，每个都由两位二进制数：假设有两个正整数，每个都由两位二进制数组成用组成用X=x1x2,Y=y1y2X=x1x2,Y=y1y2表示，要求用表示，要求用“与非与非”门设计门设计一个判别一个判别XYXY的逻辑电路。的逻辑电路。解：第一步 建立真值表x1 y1 x2 y2 F1 0 d d0 0 1 01 1 1 01 1 1第二步 写出逻辑表达式F(x1,y1,x2,y2)=x1y1+x1y1x2y2+x1y1x2y2第三步 化简x2y200 01 1

11、1 1000011110 x1y10001000110010110F(x1,y1,x2,y2)=x1y1+y1x2y2+x1x2y2第四步 画出逻辑电路图F(x1,y1,x2,y2)=x1y1+y1x2y2+x1x2y2F(x1,y1,x2,y2)=x1y1y1x2y2x1x2y2x1Fx1&x2y1&y2例例4 4：用与非门设计一位：用与非门设计一位数制范围指示器，十进数制范围指示器，十进制数用制数用8421BCD8421BCD码表示，码表示，当输入大于或等于当输入大于或等于5 5时，时，电路输出为电路输出为1 1，否则为，否则为0 0。解： 第一步 建立真值表0 0 0 0

12、0 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1A B C D F0000011111dddddd8421BCD码只利用了十种组合，还冗余六种组合。00 01 11 1000011110CDABdd11001dd10001dd第二步 写出逻辑表达式第三步 化简F(A,B,C,D)=m(5,6,7,8,9)+d(10,11,12,13,14,15)F(A,B,C,D)=A+BD+BC第四步 画出逻辑电路图AFB1&C&D

13、F(A,B,C,D)=A + BD + BC=ABDBC例例5 5：设计一个四位二进：设计一个四位二进制码奇偶位发生器和奇偶制码奇偶位发生器和奇偶检测器。检测器。解：第一步 建立真值表0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1B8 B4 B2 B1 P0110100110010110奇偶位发生器四位二进制码用B8、B4、B2、B1表示，输出的奇偶位用P表示，采用偶校验偶校验原则。00 01 11 100001111

14、0B2B1B8B40000000011111111第二步 写出逻辑表达式第三步 化简P(B8,B4,B2,B1)=m(1,2,4,7,8,11,13,14)P(B8,B4,B2,B1)= B8 B4 B2 B1第四步 画出逻辑电路图PB8=1B4=1=1B2B1奇偶发生器B8F=1B4=1=1B2B1=1P奇偶检测器例例6 6：某工厂有三条生产线，耗电分别为：某工厂有三条生产线，耗电分别为1 1号线号线10kW10kW，2 2号号线线20kW20kW，3 3号线号线30kW30kW，生产线的电力由两台发电机提供，生产线的电力由两台发电机提供，其中其中1 1号机号机20kW20kW，2 2号机号

15、机40kW40kW。试设计一个供电控制电路，。试设计一个供电控制电路，根据生产线的开工情况启动发电机，使电力负荷达到最佳根据生产线的开工情况启动发电机，使电力负荷达到最佳配置。配置。 解：逻辑抽象解：逻辑抽象输入变量：输入变量：1 13 3号生产线以号生产线以A A、B B、C C表示，表示， 生产线开工为生产线开工为1 1，停工为，停工为0 0；输出变量：输出变量：1 12 2号发电机以号发电机以Y1Y1、Y2Y2表示，表示，发电机启动为发电机启动为1 1，关机为，关机为0 0；逻辑真值表逻辑真值表逻辑函数式逻辑函数式ABCCBABCACBAY 1ABCCABCBABCACBAY 2卡诺图化

16、简卡诺图化简 1 1 1 1ABC0100011110Y Y1 1 ABC0100011110Y Y2 2 1 1 1 1 1 ABCY2ABCY2CBABCBAY1与或式：与或式：CBABCBAY1与非与非式：与非与非式：逻辑电路图逻辑电路图 1 1 1 A B C & 1 Y1 & & & 1 Y2 与或式与或式 1 1 1 A B C & & Y1 & & & & Y2 与非与非式与非与非式例例7 7：有一大水箱由：有一大水箱由Y YS S、Y YL L两台水泵供水，水箱中设置了三两台水泵供水，水箱中设置了三

17、个水位检测元件个水位检测元件A A、B B、C C，如图所示。水面低于检测元件，如图所示。水面低于检测元件时，检测元件输出高电平，水面高于检测元件时，检测元时，检测元件输出高电平，水面高于检测元件时，检测元件输出低电平。现要求水位超过件输出低电平。现要求水位超过C C点时，点时，Y YS S、Y YL L停止工作；停止工作；水位低于水位低于C C点但高于点但高于B B点时，点时，Y YS S单独工作；水位低于单独工作；水位低于B B点但点但高于高于A A点时，点时，Y YL L单独工作；水位低于单独工作；水位低于A A点时，点时，Y YS S、Y YL L同时工同时工作。试设计此控制电路。作。

18、试设计此控制电路。 解：逻辑抽象解：逻辑抽象输入变量：输入变量：水位检测元件以水位检测元件以A A、B B、C C表示，表示，低于检测元件为低于检测元件为1 1，高于为，高于为0 0；输出变量：输出变量：水泵以水泵以Y YS S、Y YL L表示，水泵工作表示，水泵工作为为1 1，不工作为，不工作为0 0；Y YS SY YL LB BA AC C示意图示意图逻辑真值表逻辑真值表卡诺图化简卡诺图化简 ABC0100011110Y YL L ABC0100011110Y YS S 1 1 1 1 逻辑电路图逻辑电路图 1 A B C & 1 YL YS 例8：设计一个监视交通信号灯状态的

19、逻辑电路如果信号灯如果信号灯出现故障，出现故障，Z为为1RAGZ 1. 抽象 输入变量: 红（R）、黄（A）、绿（G） 输出变量： 故障信号（Z） 2. 写出逻辑表达式输入变量输出R AGZ0 0 0 10 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1RAGRAGGRAAGRGARZ3.化简AGRGRAGARZ4.2 编码（编码（Encoder）器）器n个二进制代码（个二进制代码（n位二进制数）有位二进制数）有2n种不种不同的组合，可以表示同的组合，可以表示2n个信号。个信号。4.2.1二进制编码器二进制编码器将一系列信号状态编制成二进制代码。

20、将一系列信号状态编制成二进制代码。编码编码:将某一特定的逻辑信号变换为二进制代码；将某一特定的逻辑信号变换为二进制代码； 能够实现编码功能的逻辑部件称为编码器能够实现编码功能的逻辑部件称为编码器8线线-3线编码器线编码器八个输入端为八个输入端为I0 I7，八种状态，与之对应的输，八种状态，与之对应的输出设为出设为Y1、Y2、Y3，共三位二进制数。，共三位二进制数。设计编码器的过程与设计一般的组合逻辑电路设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出真值表，然后写出逻辑表达式并相同，首先要列出真值表，然后写出逻辑表达式并进行化简，最后画出逻辑图进行化简，最后画出逻辑图。输输 出出输输

21、入入0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1Y2 Y1 Y0I0 I1 I2 I3 I4 I5 I6 I7 3 3位二进制编码器真值表位二进制编码器真值表76542IIIIY76321IIIIY75310IIIIY由真值表写出各输出的逻辑表达式为由真值表写出各输出的逻辑表达式为： 用用“或门或门”电路实现逻辑电路电路实

22、现逻辑电路：I7I6I5I4I3I2I1Y2Y1Y04.2.2 二二-十进制编码器十进制编码器将十个状态（对应于十进制的十个代码）将十个状态（对应于十进制的十个代码）编制成编制成BCD码。码。十个输入十个输入需要几位输出？需要几位输出？四位四位输入：输入：I0 I9。输出：输出：F4 F1列出状态表如下：列出状态表如下：真值表真值表0 输入F3F2F1F0I00000I10001I20010I30011I40100I50101I60110I70111I81000I9100198983IIIIF 76542IIIIF 76321IIIIF 975310IIIIIF 4.2.34.2.3优先编码器

23、优先编码器 在优先编码器中，允许同时输入两个以上的有效编码请在优先编码器中，允许同时输入两个以上的有效编码请求信号。求信号。当几个输入信号同时出现时，只对其中优先权最高的一当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。个进行编码。优先级别的高低由设计者根据输入信号的轻重缓急情况优先级别的高低由设计者根据输入信号的轻重缓急情况而定。而定。优先编码器优先编码器：允许同时在：允许同时在n n个输入端有个输入端有多个多个输入信号有效，输入信号有效，编码器只对同时输入的多个信号中编码器只对同时输入的多个信号中优先权最高优先权最高的一个进行的一个进行编码。编码。设设I I7 7的优先级别最高

24、，的优先级别最高，I I6 6次之，依此类推，次之，依此类推，I I0 0最低。最低。3 3位二进制优先编码器的真值表位二进制优先编码器的真值表12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY逻辑表达式：逻辑表达式：74LS148电路的功能表八线三线优先编码器74LS148 74LS148扩展扩展4.3 4.3 译码（译码（DecoderDecoder）器）器译码是将表示确定信号的代码

25、译码是将表示确定信号的代码“翻译翻译”成电路成电路的某种状态。的某种状态。4.3.14.3.1变量译码器变量译码器将将n n种输入的组合译成种输入的组合译成2 2n n种电路状态。也叫种电路状态。也叫n-2n-2n n线译码器。线译码器。译码器的输入：译码器的输入：一组二进制代码一组二进制代码译码器的输出：译码器的输出：一组高低电平信号一组高低电平信号74LS13974LS139的功能表（双的功能表（双2-42-4译码器）译码器）A1A01XX11110000111001101101011010111110S0Y1Y2Y3Y“”“”表示低电平有效。表示低电平有效。013012011010AAS

26、YAASYAASYAASY2-42-4线译码器线译码器74LS13974LS139的内部线路的内部线路S1S10A11A10Y11Y12Y13Y10A11A10Y11Y12Y13Y1S20A21A20Y21Y22Y23Y2ccUGND3Y22Y21Y20Y21A20A2S274LS13974LS139管脚图管脚图利用线译码器分时将采样数据送入计算机。利用线译码器分时将采样数据送入计算机。0Y1Y2Y3Y0A1AS2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门AEBECEDE总线总线000全为全为1工作原理工作原理：（以：（以A A0 0A A1 1=00=00为

27、例）为例）数据数据0Y1Y2Y3Y0A1AS2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门AEBECEDE总线总线脱离总线脱离总线输入S1 S2S3 A2 A1 A0输出Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7111111110X00000000X100001111XX 00110011XX 01010101XX 0111111111 1011111111 1101111111 1110111111 1111011111 1111101111 1111110111 1111111011 G0G7G6G5G4G3G2G1GSSA0A1A2S10Y2Y1Y7Y

28、4Y6Y5Y2S3S3YA0A1A2S3S2S1Y7Y6Y5Y4Y3Y2Y1Y0VCC1891674LS13810Y12Y11Y13Y15Y14Y16Y17Y20Y22Y21Y23Y25Y24Y26Y27Y74LS138(1)A0A1A2S13S2S0123456774LS138(2)A0A1A2S13S2S01234567D0D1D2D31用用2-42-4线译码器设计多输出逻辑电路线译码器设计多输出逻辑电路A1A01XX11110000111001101101011010111110S0Y1Y2Y3Y从功能表可知：从功能表可知：0010mAAY2011mAAY1012mAAY3013mAAY

29、用用2-42-4线译码器产生如下输出函数：线译码器产生如下输出函数：BABAZ1BAY1BAY2BABAZBABAZBABAZ111因为因为211YYZ所以所以0Y1Y2Y3YS1A0A&ABZ1例1： 用译码器和与非门实现逻辑函数F(A, B, C, D)=m(2, 4, 6, 8, 10, 12, 14)解：解：F(A, B, C, D)=1412108642mmmmmmmY0Y1Y2Y3Y4Y5Y6Y7A2 A1 A0S3 S2 S1&Y0Y1Y2Y3Y4Y5Y6Y7A2 A1 A0S3 S2 S1BCDA1F例例6 6：某工厂有三条生产线，耗电分别为：某工厂有三条生产线

30、，耗电分别为1 1号线号线10kW10kW，2 2号号线线20kW20kW，3 3号线号线30kW30kW，生产线的电力由两台发电机提供，生产线的电力由两台发电机提供，其中其中1 1号机号机20kW20kW，2 2号机号机40kW40kW。试设计一个供电控制电路，。试设计一个供电控制电路，根据生产线的开工情况启动发电机，使电力负荷达到最佳根据生产线的开工情况启动发电机，使电力负荷达到最佳配置。配置。 输入变量：输入变量：1 13 3号生产线以号生产线以A A、B B、C C表示，表示， 生产线开工为生产线开工为1 1，停工为，停工为0 0；输出变量：输出变量：1 12 2号发电机以号发电机以Y

31、1Y1、Y2Y2表示，表示，发电机启动为发电机启动为1 1，关机为，关机为0 0；例例2 2： 用一片74LS138三输入八输出译码器和适当的与非门实现全减器的功能。输入AiBiGi-1输 出 DiGi0000010100111001011101110011110110000011742174211=+=)C,B,A(Dmmmmmmmmiiii732173211=+=)C,B,A(GmmmmmmmmiiiiA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7AiBiGi-1S1 S2 S3&DiGi“1”n-2n 线译码器，包含了n变量所有的最小项。加上或门或与非门，可以组成任何形式的输入变量

32、小于n的组合逻辑函数。小结小结4.3.24.3.2显示译码器显示译码器二二-十进十进制编码制编码显示译显示译码器码器显示显示器件器件在数字系统中，常常需要将运算结果显在数字系统中，常常需要将运算结果显示出来，这就要用到示出来，这就要用到显示译码器显示译码器。显示器件显示器件： 常用的是常用的是七段显示器件七段显示器件有共阴型和共阳型两种有共阴型和共阳型两种显示器件显示器件： 常用的是常用的是七段显示器件（以共阴七段显示器件（以共阴极显示器件为例）极显示器件为例）abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e显示译码器显示译

33、码器：11474LS49BCBIDAeabcdfgUccGND74LS4974LS49的管脚图的管脚图消隐控制端消隐控制端功能表（简表）功能表（简表）输输 入入输输 出出显显 示示D ABIa g10XXXX0000000消隐消隐8421码码译码译码显示字型显示字型74LS4974LS49与七段显与七段显示器件的连接示器件的连接：bfac d egbfac d egBID C B A+5V+5V74LS4974LS49是集电是集电极开路，必须极开路，必须接上拉电阻接上拉电阻4.4 4.4 数据选择器数据选择器从一组数据中选择一路信号进行传输的电从一组数据中选择一路信号进行传输的电路，称为路，称

34、为数据选择器数据选择器。A0A1D3D2D1D0W控制信号控制信号输入信号输入信号输出信号输出信号数据选择数据选择器类似一器类似一个多投开个多投开关。选择关。选择哪一路信哪一路信号由相应号由相应的一组控的一组控制信号控制信号控制。制。双四选一数据选择器双四选一数据选择器74LS15374LS153E输入输入输出输出A1A0Yf ff f10000D0010D1100D2110D3301201101001YDAADAADAADAA八选一数据选择器八选一数据选择器74LS151输入输入输出输出A2A1A0Yf ff ff f1010001110D0D7E功能表功能表Y0D7D 用两片用两片74LS

35、151构成十六选一数据选择器构成十六选一数据选择器D0D7EA0A1A2YD0D7EA0A1A2Y&A0A2A2A3D8D15 D0D7 =0D0 D7=1D0 D7用两片用两片74LS151构成十六选一数据选择器构成十六选一数据选择器D0D7EA0A1A2YD0D7EA0A1A2Y&A0A2A2A3D8D15 D0D7 =1D8 D15=1D8 D15例如用数据选择器设计逻辑电路例如用数据选择器设计逻辑电路输输 入入输输 出出A1A0Wf ff f10000D0010D1100D2110D3E四选一选择器功能表四选一选择器功能表)AA(D)AA(D)AA(D)AA(DW013

36、120100101 时：时：0E 类似三变量函数的表达式！类似三变量函数的表达式！例例1： 用多路选择器实现以下逻辑函数功能。F(A, B, C)=m(2, 3, 5, 6)解：解：方案方案I：采用八路数据选择器F(A, B, C)=A B C +A B C +A B C +A B C YA2A1A0 D0+ A2A1A0 D1 + A2A1A0 D2 + A2A1A0 D3 + A2A1A0 D4+ A2A1A0 D5 + A2A1A0 D6+ A2A1A0 D7比较上述两个表达式可知：要使YF，只需令A2A，A1B，A0C，且D0D1D4 D70 而D2D3D5D61即可。所以，根据分析可

37、作出用八路选择器实现给定函数的逻辑电路图。D0D1D2D3D4D5D6D7A2A1A0ABCYF8选1MUX001 1 0 1 1 0方案方案IIII：采用四路数据选择器四路选择器具有两个选择控制变量，当用来实现三变量函数功能时，应该首先从函数的三个变量中任选两个作为选择控制变量，然后再确定选择器的数据输入。假定选A、B与选择控制A1、A0相连，则可将函数F的表达式表示成如下形式：F(A, B, C)=A B C +A B C +A B C +A B C=A B 0 +A B (C + C) +A B C +A B C=A B 0 +A B 1 +A B C +A B C显然，要使四路选择器的

38、输出Y与函数F相等，只需D00, D11, D2 C, D3C 。由此，可作出用四路选择器实现给定函数功能的逻辑电路图如图所示。A1A0ABYF4选1MUXD0D1D2D301CC本例的两种方案表明：用具有n个选择控制变量的选择器实现n个变量的函数或n+1个变量的函数时，不需要任何辅助电路，可由选择器直接实现。当函数的变量比选择器的选择控制变量数多于两个以上时，一般需要适当的逻辑门辅助实现。同时，在确定各数据输入时，通常借助卡诺图。 F1(A,B,C,D)=m(0,1,5,7,10,13,15) F2(A,B,C,D)=m(8,10,12,13,15)作F1 F2的卡诺图(以A= A1 B=

39、A0)例3 : 试用一片双四路数据选择器实现下列逻辑函数 比较双4路数据选择器的功能表和输出表达式: A1 A0 1W 2W 0 0 1D0 2D0 0 1 1D1 2D1 1 0 1D2 2D2 1 1 1D3 2D3 可得: .例：例：利用四选一选择器实现如下逻辑函数。利用四选一选择器实现如下逻辑函数。BCCBACBACBAF与四选一选择器输出的逻辑式比较与四选一选择器输出的逻辑式比较)AA(D)AA(D)AA(D)AA(DW013120100101 可以令：可以令：0AB 1AC ADD10AD 2变换变换）（）（）（CBBCABCABCAF1)(13DD0D1D2D3A0A1WBCAY

40、“1”接线图接线图74LS1530AB1AC ADD10AD 213D用用n位地址输入的数据选择器，可以位地址输入的数据选择器，可以产生任何一种输入变量数不大于产生任何一种输入变量数不大于n+1的组合逻辑函数。的组合逻辑函数。1）设计时可以采用函数式比较法。控设计时可以采用函数式比较法。控制端作为输入端，数据输入端可以制端作为输入端，数据输入端可以综合为一个输入端。综合为一个输入端。2）小结小结4.5 加法器加法器1 1 0 11 0 0 1+举例：举例：A=1101, B=1001, 计算计算A+B0110100114.5.1 一位加法器一位加法器加法运算的基本规则加法运算的基本规则：（1）

41、逢二进一。）逢二进一。（2）最低位是两个数最低位的叠加，不需）最低位是两个数最低位的叠加，不需考虑进位。考虑进位。（3）其余各位都是三个数相加，包括加数、）其余各位都是三个数相加，包括加数、被、加数和低位来的进位。被、加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、）任何位相加都产生两个结果：本位和、向高位的进位。向高位的进位。1.半加器：半加器： 半加运算不考虑从低位来的进位半加运算不考虑从低位来的进位A-加数；加数；B-被加数；被加数；S-本位和；本位和；C-进位。进位。ABCS0000010110011110真值表真值表ABCS0000010110011110真值表真值表BA

42、BABASABC =1&ABSC逻辑图逻辑图半加器半加器ABCS逻辑符号逻辑符号（2）全加器：）全加器：an-加数；加数；bn-被加数；被加数；cn-1-低位的进低位的进位；位；sn-本位和；本位和；cn-进位。进位。anbncn-1sncn000000011001010011011001010101110011111111)()(1nnnnnnnnncbacbabacbabasnnnnnnnnnnnnnnnnnbacbabacbabacn11)()(1)()(1nnnnnncbabacbabasnnnnnnnnnnnnbacbabacn1)(nnbabasnnnnba nnbabas

43、nn11nnc scssnnnnnbascc1半加和：半加和：所以：所以：BnAnCn-1Sn 1半加器半加器半加器半加器 1anbncnsncnanbncn-1sncn全加器全加器逻辑图逻辑图逻辑符号逻辑符号Ai-1Bi-1Ci-1SiCiAi-1Bi-1Ci-1SiCiAi-1Bi-1Ci-1SiCiAi-1Bi-1Ci-1SiCi 全加器全加器SN74LS183的管脚图的管脚图114SN74LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND应用举例：用一片应用举例：用一片SN74LS183构成两位串行构成两位串行进位全加器。进位全加器。bncn-1sncn全加器全加器anbncn-1sncn全加器全加器anA2A1B2B1D2D1C串行进位串行进位11iiiiiiiCACBBAC提高工作速度的途径：设法减小进位信号的传递时间iiiiiiiiiiiiiCBACBACBACBAC1111iiiGCP1iCiiiiiiBAGBAP设：iPiG进位传递函数进位产生函数32312301231012332332120121012212210110110110100GGPGPPGPPPCPPPPGCPCGGPGPPCPPPGCPCGGPCPPGCPCGCPC四位二进制超