C单片机硬件结构和原理实用实用教案

1、2022-5-1912.12.1MCS-51MCS-51单片机的结构(jigu)(jigu):2.1.1 MCS-512.1.1 MCS-51单片机的基本(jbn)(jbn)组成:2.1.2 MCS-51单片机内部结构返回(fnhu)第1页/共148页第一页，共149页。2022-5-1922.1.1 MCS-512.1.1 MCS-51单片机的基本(jbn)(jbn)组成一、组成(z chn)二、MCS-51系列(xli)单片机的性能返回第2页/共148页第二页，共149页。2022-5-193一、组成(z chn)89C51单片机结构(jigu)框图 如图2-1所示返回(fnhu)第3页/

2、共148页第三页，共149页。89C51CPU振荡器和时序(sh x)OSC64KB 总线(zn xin)扩展控制器数据存储器256B RAM/SFR216位定时器/计数器可编程I/O程序存储器4KBROM可编程全双工串行口外中断内中断控制并行口串行通信外部时钟源外部事件计数返回第4页/共148页第四页，共149页。2022-5-195一、组成(z chn)+一个(y )8位 的微处理器CPU。返回(fnhu)第5页/共148页第五页，共149页。2022-5-196一、组成(z chn) 用以存放可以读/写的数据，如运算的中间结果、最终结果以及(yj)欲显示的数据等。+片内数据(shj)存储

3、器(RAM128B/256B）:返回第6页/共148页第六页，共149页。2022-5-197一、组成(z chn) 用以存放程序、一些(yxi)原始数据和表格。但有一些(yxi)单片机内部不带ROM/EPROM，如8031、8032、80C31等。+片内程序(chngx)存储器Flash ROM+ （4KB/8KB）:返回第7页/共148页第七页，共149页。2022-5-198一、组成(z chn)每个口可以用作输入(shr)，也可以用作输出。+四个8位并行(bngxng)I/O（输入/输出）接口+P0P3:返回第8页/共148页第八页，共149页。2022-5-199一、组成(z chn

4、) 每个定时/计数器都可以设置成计数方式，用以 对 外部事件进行计数，也可以设置成定时方式，并可以根据(gnj)计数或定时的结果 实现计算机控制。+两个(lin )或三个定时/计数器:返回第9页/共148页第九页，共149页。2022-5-1910一、组成(z chn) 可实现单片机与单片机或其它微机(wi j)之间串行通信。+一个(y )全双工UART的串行I/O口:返回第10页/共148页第十页，共149页。2022-5-1911一、组成(z chn) 但需外接晶振和电容(dinrng)。+片内振荡器和时钟(shzhng)产生电路:返回第11页/共148页第十一页，共149页。2022-5

5、-1912一、组成(z chn)+五个中断(zhngdun)源的中断(zhngdun)控制系统。返回(fnhu)第12页/共148页第十二页，共149页。2022-5-1913二、MCS-51系列(xli)单片机的性能如表2-1所示。表中型号带“C”表示所用的是CMOS工艺(gngy)，具有功耗低的优点。返回(fnhu)第13页/共148页第十三页，共149页。返回(fnhu)第14页/共148页第十四页，共149页。2022-5-19152.1.2 MCS-51单片机内部结构一、结构图二、结构(jigu)组成返回(fnhu)第15页/共148页第十五页，共149页。2022-5-1916一、

6、结构图由 中央(zhngyng)处理单元（CPU）、存储器（ROM及RAM）和I/O接口组成。MCS-51单片机内部结构如 图2-2所示。返回(fnhu)第16页/共148页第十六页，共149页。P0驱动器P2驱动器P0锁存器P2锁存器RAM地址(dzh)寄存器128BRAM4KBFlash ROMB寄存器暂存器1暂存器2ACCSP程序(chngx)地址寄存器 缓冲器PC增1PCDPTR中断(zhngdun)、串行口和定时器PSWP1锁存器P1驱动器P3锁存器P3驱动器定时控制指令寄存器指令译码器OSCALUP0.0-P0.7P2.0-P2.7P3.0-P3.7P1.0-P1.7XTAL1 X

7、TAL2PSENALEEARET返回第17页/共148页第十七页，共149页。2022-5-1918二、结构(jigu)组成（一）、中央(zhngyng)处理单元（CPU）（二）、存储器（三）、I/O接口(ji ku)返回第18页/共148页第十八页，共149页。2022-5-1919（一）、中央(zhngyng)处理单元（CPU） 1运算器返回(fnhu)2控制器第19页/共148页第十九页，共149页。2022-5-19201运算器（1）8位的ALU：返回(fnhu)（2）8位累加器ACC（A）：（3）8位程序(chngx)状态寄存器PSW：（4）8位寄存器B：（5）布尔处理器：（6）2个

8、8位暂存器：第20页/共148页第二十页，共149页。2022-5-19211运算器可对可对4 4位、位、8 8位、位、1616位数据进行位数据进行(jnxng)(jnxng)操作。操作。返回(fnhu)（1）8位的ALU：第21页/共148页第二十一页，共149页。2022-5-19221运算器（2）8位累加器ACC（A）：它经常作为(zuwi)一个运算数经暂存器2进入ALU的输入端，与另一个来自暂存器1的运算数进行运算，运算结果又送回ACC。返回(fnhu)第22页/共148页第二十二页，共149页。2022-5-19231运算器指示(zhsh)指令执行后的状态信息供程序查询和判别用。（3

9、）8位程序(chngx)状态寄存器PSW：返回(fnhu)第23页/共148页第二十三页，共149页。2022-5-19241运算器 （4）8位寄存器B： 在乘除运算时，用来(yn li)存放一个操作数也用来(yn li)存放运算后的一部分结果；如不能做乘除运算时，作为通用寄存器。返回(fnhu)第24页/共148页第二十四页，共149页。2022-5-19251运算器（5）布尔处理器：专门(zhunmn)用于处理位操作的，以PSW中的C为其累加器。返回(fnhu)第25页/共148页第二十五页，共149页。2022-5-19261运算器（6）2个8位暂存器：ALU的两个(lin )入口处。返

10、回(fnhu)第26页/共148页第二十六页，共149页。2022-5-19272控制器（1）程序(chngx)计数器PC（16位）（2）指令(zhlng)寄存器IR及指令(zhlng)译码器ID（3）振荡器和定时(dn sh)电路返回第27页/共148页第二十七页，共149页。2022-5-1928（1）程序(chngx)计数器PC（16位）由两个由两个8 8位计数器位计数器PCHPCH、PCLPCL组成。组成。PCPC是程序的字节地址计数器，是程序的字节地址计数器，PCPC内容为将要内容为将要(jingyo)(jingyo)执行的指令地址。执行的指令地址。改变改变PCPC内容，改变执行的流

11、向。内容，改变执行的流向。PCPC可对可对64KB64KB的的ROMROM直接寻址，也可对直接寻址，也可对89C5189C51片内片内RAMRAM寻址。寻址。返回(fnhu)第28页/共148页第二十八页，共149页。2022-5-1929（2）指令(zhlng)寄存器IR及指令(zhlng)译码器ID由由PCPC中的内容指定中的内容指定ROMROM地址地址(dzh)(dzh)，取出来的指，取出来的指令经令经IRIR送至送至IDID，由，由IDID对指令译码产生一定序列的控制对指令译码产生一定序列的控制信号，以执行指令所规定的操作。信号，以执行指令所规定的操作。返回(fnhu)第29页/共14

12、8页第二十九页，共149页。2022-5-1930（3）振荡器和定时(dn sh)电路89C5189C51单片机片内有振荡电路，只需外接石英单片机片内有振荡电路，只需外接石英(shyng)(shyng)晶体和频率微调电容（晶体和频率微调电容（2 2个个30pF30pF左右），左右），其频率范围为其频率范围为1.2MHz12MHz1.2MHz12MHz。该信号作为。该信号作为89C5189C51工工作的基本节拍即时间的最小单位。作的基本节拍即时间的最小单位。返回(fnhu)第30页/共148页第三十页，共149页。2022-5-1931（二）、存储器1、程序(chngx)存储器（ROM）2、数据

13、(shj)存储器（RAM）返回(fnhu)第31页/共148页第三十一页，共149页。2022-5-19321、程序(chngx)存储器（ROM）2地址地址(dzh)(dzh)从从0000H0000H开始。开始。2用于存放程序和表格常数。用于存放程序和表格常数。返回(fnhu)第32页/共148页第三十二页，共149页。2022-5-19332、数据(shj)存储器（RAM）2地址为地址为00H00H7FH7FH。2用于存放运算用于存放运算(yn sun)(yn sun)的中间结果、数据暂存以及数据缓冲等。的中间结果、数据暂存以及数据缓冲等。2这这128B128B的的RAMRAM中有中有323

14、2个字节单元可指定为工作寄存器。个字节单元可指定为工作寄存器。2片内还有片内还有2121个特殊功能寄存器（个特殊功能寄存器（SFRSFR），它们同），它们同128128字节字节RAMRAM统一编址，地址统一编址，地址为为80H80HFFHFFH。后面详细介绍。后面详细介绍。返回(fnhu)第33页/共148页第三十三页，共149页。2022-5-1934（三）、I/O接口(ji ku)289C5189C51有四个有四个8 8位并行位并行I/OI/O接口接口(ji (ji ku)P0ku)P0P3P3。2它们都是双向端口，每个端口各有它们都是双向端口，每个端口各有8 8条条I/OI/O线。线。2

15、P0-P3P0-P3口四个锁存器同口四个锁存器同RAMRAM统一编址，统一编址，可作为可作为SFRSFR来寻址。来寻址。返回(fnhu)第34页/共148页第三十四页，共149页。2022-5-19352.2MCS-51单片机引脚及其功能(gngnng)2.2.1 MCS-51单片机引脚2.2.2 MCS-51单片机引脚功能(gngnng)返回(fnhu)第35页/共148页第三十五页，共149页。2022-5-19362.2.1 89C51单片机引脚 89C5189C51单片机引脚如图2-32-3所示。返回(fnhu)第36页/共148页第三十六页，共149页。返回(fnhu)第37页/共1

16、48页第三十七页，共149页。2022-5-19382.2.2 89C51单片机引脚功能(gngnng) 一、电源引脚：Vcc和Vss 二、时钟电路引脚：XTAL1和XTAL2 三、控制(kngzh)信号引脚RST、ALE、PSEN和EA 四、I/O端口P0、P1、P2和P3返回(fnhu)第38页/共148页第三十八页，共149页。2022-5-1939一、电源(dinyun)引脚：Vcc和Vss 1Vcc(40脚)：电源(dinyun)端，为+5V。 2Vss(20脚)：接地端。返回(fnhu)图2-3第39页/共148页第三十九页，共149页。2022-5-1940二、时钟(shzhng

17、)电路引脚：XTAL1和XTAL2 XTAL2XTAL2（1818脚）：接外部晶体和微调电容的一端；脚）：接外部晶体和微调电容的一端；在在89C51 89C51 片内它是振荡电路反向放大器的输出端，片内它是振荡电路反向放大器的输出端，振荡电路的频率就是晶体固有频率。若需采用外部振荡电路的频率就是晶体固有频率。若需采用外部时钟电路时，该引脚输入时钟电路时，该引脚输入(shr)(shr)外部时钟脉冲。外部时钟脉冲。89C51/803189C51/8031正常工作时，该引脚应有脉冲信号输正常工作时，该引脚应有脉冲信号输出。出。返回(fnhu)第40页/共148页第四十页，共149页。2022-5-1

18、941XTAL1XTAL1（1919脚）：接外部晶体和微调脚）：接外部晶体和微调电容的另一端；在片内它是振荡电电容的另一端；在片内它是振荡电路反向放大器的输入端，在采用外路反向放大器的输入端，在采用外部时钟部时钟(shzhng)(shzhng)时，该引脚接时，该引脚接地。地。二、时钟(shzhng)电路引脚：XTAL1和XTAL2返回(fnhu)第41页/共148页第四十一页，共149页。2022-5-1942 三、控制(kngzh)信号引脚：RST、ALE、PSEN和EARST/VPDRST/VPD（9 9脚）：RSTRST：复位信号输入端，高电平有效(yuxio)(yuxio)。当此输入端

19、保持两个机器周期的高电平时，就可以完成复位操作。返回(fnhu)第42页/共148页第四十二页，共149页。2022-5-1943RST/VPDRST/VPD（9 9脚）：VPD VPD ：RSTRST引脚的第二功能(gngnng)(gngnng)，备用电源输入端。当主电源Vcc Vcc 发生故障，降低到低电平规定值时，将+5V+5V电源自动接入该引脚，为RAMRAM提供备用电源，以保证RAMRAM中的信息不丢失，使得复位后能继续正常运行。 三、控制(kngzh)信号引脚：RST、ALE、PSEN和EA返回(fnhu)第43页/共148页第四十三页，共149页。2022-5-1944ALE/P

20、ROG（30脚）：ALE：地址锁存允许(ynx)信号端。正常工作时，该引脚以振荡频率的1/6固定输出正脉冲。CPU访问片外存储器时，该引脚输出信号作为锁存低8位地址的控制信号。它的负载能力为8个LS型TTL负载。三、控制(kngzh)信号引脚：RST、ALE、PSEN和EA返回(fnhu)第44页/共148页第四十四页，共149页。2022-5-1945ALE/PROG（30脚）：PROG：是对片内带有4KB EPROM的8751编程写入时的编程脉冲(michng)输入端。三、控制(kngzh)信号引脚：RST、ALE、PSEN和EA返回(fnhu)第45页/共148页第四十五页，共149页。

21、2022-5-1946PSEN（29脚）：程序存储器允许信号(xnho)输出端。在访问片外ROM时，定时输出负脉冲作为读片外ROM的选通信号(xnho)，接片外ROM 的OE端。它的负载能力为8个LS型TTL负载。三、控制(kngzh)信号引脚：RST、ALE、PSEN和EA返回(fnhu)第46页/共148页第四十六页，共149页。2022-5-1947EA/Vpp（31脚）：EA： 外部(wib)程序存储器地址允许输入端。当该引脚接高电平时，CPU访问片内EPROM/ROM并执行片内程序存储器中的指令，但当PC值超过0FFFH（片内ROM为4KB）时，将自动转向执行片外ROM中的程序。当该

22、引脚接低电平时，CPU只访问片外EPROM/ROM并执行外部(wib)程序存储器中的程序。三、控制(kngzh)信号引脚：RST、ALE、PSEN和EA返回(fnhu)第47页/共148页第四十七页，共149页。2022-5-1948EA/Vpp（31脚）：Vpp：对8751片内EPROM固化编程时，编程电压(diny)输入端（12-21V）。三、控制(kngzh)信号引脚：RST、ALE、PSEN和EA返回(fnhu)第48页/共148页第四十八页，共149页。2022-5-1949四、I/OI/O端口P0P0、P1P1、P2P2和P3P31 1、准双向2 2、P0P0口3 3、P1P1口4

23、 4、P2P2口5 5、P3P3口返回(fnhu)第49页/共148页第四十九页，共149页。2022-5-19501、准双向当当I/OI/O口作为口作为(zuwi)(zuwi)输入时，应先向此口锁存输入时，应先向此口锁存器写入全器写入全1 1， 此时该口引脚浮空，可作高阻抗输入。此时该口引脚浮空，可作高阻抗输入。返回(fnhu)第50页/共148页第五十页，共149页。2022-5-19512、P0口：漏极开路的漏极开路的8 8位准双向位准双向I/OI/O口，每位能口，每位能驱动驱动8 8个个LSLS型型TTLTTL负载。负载。P0P0口可作为一个数据输入口可作为一个数据输入/ /输出输出(

24、shch)(shch)口；口；在在CPUCPU访问片外存储器时，访问片外存储器时，P0P0口为分口为分时复用的低时复用的低8 8位地址总线和位地址总线和8 8位数据总位数据总线。线。返回(fnhu)第51页/共148页第五十一页，共149页。2022-5-19523、P1口：带内部上拉电阻带内部上拉电阻(dinz)的的8位准双向位准双向I/O端口，每端口，每位能驱动位能驱动4个个LS型型TTL负载。负载。返回(fnhu)第52页/共148页第五十二页，共149页。2022-5-19534、P2口：P2口：带内部口：带内部(nib)上拉电阻的上拉电阻的8位准双向位准双向I/O端口，每位能驱动端口

25、，每位能驱动4个个LS型型TTL负载。在负载。在CPU访问访问片外存储器时，它输出高片外存储器时，它输出高8位地址。位地址。返回(fnhu)第53页/共148页第五十三页，共149页。2022-5-19545、P3口：带内部上拉电阻的带内部上拉电阻的8 8位准双向位准双向I/OI/O端口，每位能驱动端口，每位能驱动4 4个个LSLS型型TTLTTL负载负载(fzi)(fzi)。P3P3口除作为一般口除作为一般I/OI/O口外，口外，每个引脚都有第二功能。每个引脚都有第二功能。返回(fnhu)第54页/共148页第五十四页，共149页。2022-5-19552.389C51存储器配置(pizh)

26、:2.3.12.3.189C5189C51存储器分类(fn li)(fn li):2.3.22.3.2程序存储器地址空间:2.3.32.3.3数据存储器地址空间返回(fnhu)第55页/共148页第五十五页，共149页。2022-5-19562.3.12.3.1 89C51 89C51存储器分类(fn li)(fn li)一、物理结构（哈佛结构）二、用户(yngh)角度返回(fnhu)第56页/共148页第五十六页，共149页。2022-5-1957一、物理(wl)结构（哈佛结构）89C51存储器程序(chngx)存储器ROM数据(shj)存储器ROM片内程序存储器片外程序存储器片内数据存储器

27、片外数据存储器返回第57页/共148页第五十七页，共149页。2022-5-1958二、用户(yngh)角度图2-4 89C51存储器配置(pizh)第58页/共148页第五十八页，共149页。2022-5-1959二、用户(yngh)角度 1、片内、外统一编址的64K程序(chngx)存储器地址空间。CPU访问片内、片外ROM指令用MOVC。返回(fnhu)第59页/共148页第五十九页，共149页。2022-5-1960二、用户(yngh)角度 2、64K的片外数据(shj)存储器地址空间。访问片外RAM指令用MOVX。返回(fnhu)第60页/共148页第六十页，共149页。2022-5

28、-1961二、用户(yngh)角度 3、256字节的片内数据存储器地址空间(kngjin)。访问片内RAM指令用MOV。 上述三个存储空间(kngjin)地址是重叠的，89C51的指令系统采用不同的数据传送指令符号。返回(fnhu)第61页/共148页第六十一页，共149页。2022-5-19622.3.2 2.3.2 程序(chngx)(chngx)存储器地址空间一、用途(yngt)：二、编址：三、寻址方式：返回(fnhu)第62页/共148页第六十二页，共149页。2022-5-1963一、用途(yngt)：用于存放(cnfng)编好的程序和表格常数。返回(fnhu)第63页/共148页第

29、六十三页，共149页。2022-5-1964二、编址：容量为4KB。地址(dzh)为0000H0FFFH。片外最多可扩至64KB ROM/EPROM，地址(dzh)为1000HFFFFH。片内外统一编址。返回(fnhu)第64页/共148页第六十四页，共149页。2022-5-1965三、寻址方式(fngsh)：1、当 EA=“1”时：在00000FFFH范围内执行片内ROM中的程序，当指令地址(dzh)超过0FFFH 后就自动转向片外ROM中取指令。第65页/共148页第六十五页，共149页。2022-5-1966三、寻址方式(fngsh)：2、当 EA=”0”时：片内ROM不起作用，CPU

30、只能从片ROM/EPROM中取指令。可以(ky)从 0000H 开始寻址。第66页/共148页第六十六页，共149页。2022-5-1967三、寻址方式(fngsh)：3、片内ROM和片外ROM取指的速度(sd)相同。第67页/共148页第六十七页，共149页。2022-5-1968三、寻址方式(fngsh)：4、程序(chngx)存储器的保留存储单元。如表2-2所示。 第68页/共148页第六十八页，共149页。2022-5-1969三、寻址方式(fngsh)： （1 1）0000H0000H0002H0002H三个单元：三个单元： 用作上电复位后引导程序的存放用作上电复位后引导程序的存放(

31、cnfng)(cnfng)单元。因为复位后单元。因为复位后PCPC的内的内容为容为0000H0000H，CPUCPU总是从总是从0000H0000H开始执行开始执行程序。将转移指令存放程序。将转移指令存放(cnfng)(cnfng)到到这三个单元，程序就被引导到指定的程这三个单元，程序就被引导到指定的程序存储器空间去执行。序存储器空间去执行。第69页/共148页第六十九页，共149页。2022-5-1970三、寻址方式(fngsh)： （2 2）0003H0003H002AH002AH单元：单元： 均分为五段，用作五个中断服务程序的入口。中断矢量均分为五段，用作五个中断服务程序的入口。中断矢量

32、(shling)(shling)地址表如表地址表如表2-32-3所示。所示。返回(fnhu)第70页/共148页第七十页，共149页。2022-5-19712.3.3 数据存储器地址(dzh)空间一、用途(yngt)：二、片外RAM： 三、片内RAM： 返回(fnhu)第71页/共148页第七十一页，共149页。2022-5-1972一、用途(yngt)： 用于存放运算(yn sun)的中间结果、数据暂存和缓冲、标志位等。第72页/共148页第七十二页，共149页。2022-5-1973二、片外RAM： 地址(dzh)：0000HFFFFH 寻址：用MOVX指令第73页/共148页第七十三页，

33、共149页。2022-5-1974三、片内RAM： 片内数据存储器最大可寻址256个单元，它们又分为两部分(b fen)： 低128字节(00H7FH)是真正的RAM区；高128字节(80HFFH)为特殊功能寄存器(SFR)区。如图27所示。 高128字节和低128字节RAM中的配置及含义如图28和图29所示。第74页/共148页第七十四页，共149页。2022-5-1975图28 低128字节(z ji)RAM区图29 高128字节(z ji)RAM区(SFR区，特殊功能寄存器区)第75页/共148页第七十五页，共149页。2022-5-19761) 低128字节(z ji)RAM 9C51

34、的32个工作寄存器与RAM安排在同一个队列空间里，统一编址并使用同样的寻址方式(直接寻址和间接寻址)。 00H1FH地址安排为4组工作寄存器区，每组有8个工作寄存器(R0R7)，共占32个单元，见表2-4。通过对程序状态字PSW中RS1、RS0的设置，每组寄存器均可选作CPU的当前工作寄存器组。若程序中并不需要4组，那么其余可用作一般RAM单元。CPU复位(f wi)后，选中第0组寄存器为当前的工作寄存器。 工作寄存器区后的16字节单元(20H2FH)，可用位寻址方式访问其各位。在89系列单片机的指令系统中，还包括许多位操作指令，这些位操作指令可直接对这128位寻址。这128位的位地址为00H

35、7FH，其位地址分布见图28。第76页/共148页第七十六页，共149页。2022-5-19772) 高128字节(z ji)RAM特殊功能寄存器(SFR) 89C51片内高128字节RAM中，有21个特殊功能寄存器(SFR)，它们离散地分布在80HFFH的RAM空间中。访问特殊功能寄存器只允许使用直接寻址方式。 这些特殊功能寄存器见图29。各SFR的名称(mngchng)及含义如表25所列。第77页/共148页第七十七页，共149页。2022-5-1978(1) 累加器ACC(E0H) 累加器ACC是89C51最常用、最忙碌的8位特殊功能寄存器，许多指令的操作数取自于ACC，许多运算(yn

36、sun)中间结果也存放于ACC。在指令系统中用A作为累加器ACC的助记符。第78页/共148页第七十八页，共149页。2022-5-1979(2) 寄存器B(F0H) 在乘、除指令中，用到了8位寄存器B。乘法指令的两个操作数分别取自A和B，乘积存于B和A两个8位寄存器中。除法(chf)指令中，A中存放被除数，B中放除数，商存放于A，B中存放余数。 在其他指令中，B可作为一般通用寄存器或一个RAM单元使用。第79页/共148页第七十九页，共149页。2022-5-1980(3) 程序(chngx)状态寄存器PSW(D0H) PSW是一个8位特殊功能寄存器，它的各位包含了程序执行后的状态信息，供程

37、序查询或判别(pnbi)之用。各位的含义及其格式如表26所列。 PSW除有确定的字节地址(D0H)外，每一位均有位地址，见表26。第80页/共148页第八十页，共149页。2022-5-1981 CY(PSW.7)： 进位标志位。在执行加法(或减法(jinf)运算指令时，如果运算结果最高位(位7)向前有进位(或借位)，则CY位由硬件自动置1；如果运算结果最高位无进位(或借位)，则CY清0。CY也是89C51在进行位操作(布尔操作)时的位累加器，在指令中用C代替CY。 AC(PSW.6)： 半进位标志位，也称辅助进位标志。当执行加法(或减法(jinf)操作时，如果运算结果(和或差)的低半字节(位

38、3)向高半字节有半进位(或借位)，则AC位将被硬件自动置1；否则AC被自动清0。 F0(PSW.5)： 用户标志位。用户可以根据自己的需要对F0位赋予一定的含义，由用户置位或复位，以作为软件标志。第81页/共148页第八十一页，共149页。2022-5-1982 RS0和RS1(PSW.3和PSW.4)： 工作寄存器组选择控制位。这两位的值可决定选择哪一组工作寄存器为当前工作寄存器组。通过用户用软件改变RS1和RS0值的组合，以切换当前选用的工作寄存器组。其组合关系如表27所列。 89C51上电复位后，RS1=RS0=0，CPU自动选择第0组为当前工作寄存器组。 根据需要，可利用传送指令对PS

39、W整字节操作或用位操作指令改变RS1和RS0的状态，以切换当前工作寄存器组。这样的设置为程序中保护现场提供(tgng)了方便。第82页/共148页第八十二页，共149页。2022-5-1983 OV(PSW.2)： 溢出标志位。当进行补码运算时，如有溢出，即当运算结果超出(choch)128127的范围时，OV位由硬件自动置1；无溢出时，OV=0。 PSW.1： 为保留位。89C51未用，89C52为F1用户标志位。 P(PSW.0)： 奇偶校验标志位。每条指令执行完后，该位始终跟踪指示累加器A中1的个数。如结果A中有奇数个1，则置P=1；否则P=0。常用于校验串行通信中的数据传送是否出错。第

40、83页/共148页第八十三页，共149页。2022-5-1984(4) 栈指针(zhzhn)SP(81H) 堆栈指针(zhzhn)SP为8位特殊功能寄存器，SP的内容可指向89C51片内00H7FH RAM的任何单元。系统复位后，SP初始化为07H，即指向07H的RAM单元。第84页/共148页第八十四页，共149页。2022-5-1985 89C51在片内RAM中专门开辟出来一个区域，数据的存取是以“后进先出”的结构方式处理的，好像冲锋枪压入子弹。这种数据结构方式对于(duy)处理中断，调用子程序都非常方便。 堆栈的操作有两种： 一种叫数据压入(PUSH)，另一种叫数据弹出(POP)。 89

41、C51的堆栈指针SP是一个双向计数器。进栈时，SP内容自动增值，出栈时自动减值。存取信息必须按“后进先出”或“先进后出”的规则进行。第85页/共148页第八十五页，共149页。 在图210中，假若有8个RAM单元，每个单元都在其右面编有地址，栈顶由堆栈指针SP自动管理(gunl)。每次进行压入或弹出操作以后，堆栈指针便自动调整以保持指示堆栈顶部的位置。这些操作可用图210说明。图210 堆栈(duzhn)的压入与弹出第86页/共148页第八十六页，共149页。2022-5-1987(5) 数据(shj)指针DPTR(83H，82H) DPTR是一个16位的特殊功能寄存器，其高位字节寄存器用DP

42、H表示(地址83H)，低位字节寄存器用DPL表示(地址82H)。DPTR既可以作为一个16位寄存器来处理，也可以作为两个独立的8位寄存器DPH和DPL使用。 DPTR主要用于存放(cnfng)16位地址，以便对64 KB片外RAM作间接寻址。第87页/共148页第八十七页，共149页。2022-5-1988(6) /端口P0P3(80H，90H，A0H，B0H) P0P3为4个8位特殊功能寄存器，分别是4个并行/端口的锁存器。它们都有字节地址，每一个口锁存器还有位地址，每一条/线均可独立用作输入或输出。 用作输出时，可以锁存数据；用作输入时，数据可以缓冲。 图2-11所示为各个SFR所在的字节

43、地址位置。空格部分为未来设计新型(xnxng)芯片可定义的SFR位置。第88页/共148页第八十八页，共149页。2022-5-1989图2-11 特殊功能(gngnng)寄存器SFR的位置第89页/共148页第八十九页，共149页。2022-5-19902.4 CPU时序(sh x)2.4.1片内振荡器及时钟信号(xnho)的产生返回(fnhu)2.4.2机器周期和指令周期2.4.3CPU取指、执行周期时序第90页/共148页第九十页，共149页。2022-5-19912.4.1片内时钟(shzhng)信号的产生89C51芯片内部有一个高增益反相放大器，用于构成振荡器。反相放大器的输入(sh

44、r)端为XTAL1，输出端为XTAL2，两端跨接石英晶体及两个电容就可以构成稳定的自激振荡器。电容器和通常取30 pF左右，可稳定频率并对振荡频率有微调作用。振荡脉冲频率范围为fOSC=024 MHz。晶体振荡器的频率为fOSC，振荡信号从XTAL2端输入(shr)到片内的时钟发生器上，如图2-12 所示。返回(fnhu)第91页/共148页第九十一页，共149页。2022-5-1992图2-12 89C51的片内振荡器及时(jsh)钟发生器第92页/共148页第九十二页，共149页。2022-5-19931. 节拍(jipi)与状态周期 时钟发生器是一个2分频的触发器电路，它将振荡器的信号频

45、率fOSC除以2，向CPU提供两相时钟信号P1和P2。时钟信号的周期称为机器状态周期S(STATE)，是振荡周期的2倍。在每个时钟周期(即机器状态周期S)的前半周期，相位1(P1)信号有效，在每个时钟周期的后半周期，相位2(P2，节拍2)信号有效。 每个时钟周期(以后常称状态S)有两个(lin )节拍(相)P1和P2，CPU就以两相时钟P1和P2为基本节拍指挥89C51单片机各个部件协调地工作。第93页/共148页第九十三页，共149页。4 一个机器周期是指CPU访问存储器一次所需的时间。例如，取指令、读存储器、写存储器等等。4 一个机器周期包括12个振荡周期，分为6个S状态：S1S6。4 每

46、个状态又分为两拍，称为P1和P2。4 因此(ync)，一个机器周期中的12个振荡周期表示为S1P1，S1P2，S2P1，S6P1，S6P2。4 若采用6MHz晶体振荡器，则每个机器周期为2s（微秒）机器(j q)周期如图所示返回(fnhu)2. 机器周期和指令周期第94页/共148页第九十四页，共149页。4指令周期：执行一条指令所需的时间(shjin)。4每条指令由一个或若干个字节组成。有单字节指令，双字节指令，多字节指令等。字节数少则占存储器空间少。4每条指令的指令周期都由一个或几个机器周期组成。有单周期指令、双周期指令、和四周期指令。机器周期数少则执行速度快。指令(zhlng)周期如图所

47、示返回(fnhu)2. 机器周期和指令周期第95页/共148页第九十五页，共149页。2022-5-19963. 基本(jbn)时序定时单位综上所述，89C51或其他80C51单片机的基本时序定时单位有如下4个。振荡周期： 晶振的振荡周期，为最小的时序单位。状态周期： 振荡频率经单片机内的二分频器分频后提供给片内CPU的时钟周期。因此，一个状态周期包含2个振荡周期。机器周期（MC）： 1个机器周期由6个状态周期即12个振荡周期组成，是计算机执行一种基本操作的时间单位。指令周期： 执行一条指令所需的时间。一个指令周期由14个机器周期组成，依据(yj)指令不同而不同，见附录A。第96页/共148页

48、第九十六页，共149页。2022-5-1997 4个时序单位从小到大依次是节拍、状态周期(zhuq)、机器周期(zhuq)和指令周期(zhuq)，如图2-13所示。图2-13 89C51单片机各种周期的相互(xingh)关系第97页/共148页第九十七页，共149页。2022-5-19982.4.2CPU取指、执行周期(zhuq)时序 每条指令的执行都可以包括取指和执指两个阶段。每条指令的执行都可以包括取指和执指两个阶段。 在取指阶段，在取指阶段，CPU从内部或外部从内部或外部ROM中取出指令操作中取出指令操作码及操作数，然后再执行这条指令。码及操作数，然后再执行这条指令。 单字节和双字节的指

49、令都可能是单机器周期或双周期，单字节和双字节的指令都可能是单机器周期或双周期，而三字节指令都是双周期的，只有乘、除指令占四周期。而三字节指令都是双周期的，只有乘、除指令占四周期。因此因此(ync)，执行一条指令的时间（指令周期）分别是，执行一条指令的时间（指令周期）分别是2s，4s和和8s。 如如 图图2-14所示所示返回(fnhu)第98页/共148页第九十八页，共149页。2022-5-1999图214 89C51单片机的取指/执行(zhxng)时序第99页/共148页第九十九页，共149页。2022-5-191002.5 复位(f wi)操作返回(fnhu)2.5.1 复位操作的主要功能

50、主要功能是把PC初始化为0000H，使单片机从0000H单元开始执行程序。复位操作还对其他(qt)一些寄存器有影响，它们的复位状态如表28所列。表28中的符号意义如下：第100页/共148页第一百页，共149页。2022-5-19101 A=00H： 表明累加器已被清0。 PSW=00H： 表明选寄存器0组为工作寄存器组。 SP=07H： 表明堆栈指针指向片内RAM 07H字节单元，根据堆栈操作的先加后压法则(fz)，第一个被压入的数据被写入08H单元中。 P0P3=FFH： 表明已向各端口线写入1，此时，各端口既可用于输入，又可用于输出。 IP=00000B： 表明各个中断源处于低优先级。

51、IE=000000B： 表明各个中断均被关断。 TMOD=00H： 表明T0，T1均为工作方式0，且运行于定时器状态。 TCON=00H： 表明T0，T1均被关断。 SCON=00H： 表明串行口处于工作方式0，允许发送，不允许接收。 PCON=00H： 表明SMOD=0，波特率不加倍。第101页/共148页第一百零一页，共149页。2022-5-19102表28 各特殊功能(gngnng)寄存器的复位值返回(fnhu)第102页/共148页第一百零二页，共149页。2022-5-191032.5.2复位(f wi)信号及其产生一、复位信号(xnho)：RST引脚为复位信号(xnho)输入端。

52、当RST引脚为高电平，且有效时间持续24个振荡周期以上，才能复位。二、产生复位信号(xnho)的电路逻辑图：如图2-15所示。返回(fnhu)第103页/共148页第一百零三页，共149页。2022-5-19104返回(fnhu) 复位电路施密特触发器片内RAMRST/VPDVCCVSSD1D2图215 复位(f wi)电路逻辑图第104页/共148页第一百零四页，共149页。2022-5-191052.5.3复位(f wi)电路一、上电自动(zdng)复位：是通过外部复位电路的电容充电实现。如图2-16(a)所示。二、按键手动复位：按键电平复位方式：如图2-16(b)所示。返回(fnhu)第

53、105页/共148页第一百零五页，共149页。2022-5-19106图 2-16 (a) 上电复位(f wi)电路只要Vcc的上升时间不超过1ms，就自动上电复位，即接通电源(dinyun)就完成了系统复位。返回(fnhu)VCCCRVCCRST/VPDVSS1K 22F89C51第106页/共148页第一百零六页，共149页。2022-5-19107图 2-12 (b) 按键(n jin)电平复位电路通过(tnggu)使复位端经电阻与VCC电源接通而实现。VCCCR2VCCRST/VPDVSS1K22F89C51R1200RESET返回(fnhu)第107页/共148页第一百零七页，共14

54、9页。2022-5-191082.6 89C51单片机的低功耗工作(gngzu)方式 89C51提供两种节电工作方式，即空闲（等待、待机）方式和掉电（停机）工作方式 图217所示为实现这两种方式的内部(nib)电路。 由图217可见，若IDL=0，则89C51将进入空闲运作方式。在这种方式下，振荡器仍继续运行，但IDL封锁了去CPU的“与”门，故CPU此时得不到时钟信号。而中断、串行口和定时器等环节却仍在时钟控制下正常运行。掉电方式下（PD=0），振荡器冻结。 图217中，PD和IDL均为PCON中PD和IDL触发器的输出端。第108页/共148页第一百零八页，共149页。2022-5-191

55、09图217 空闲(kngxin)和掉电方式控制电路第109页/共148页第一百零九页，共149页。2022-5-191102.6.1 方式(fngsh)的设定 空闲方式和掉电方式是通过对SFR中的PCON（地址87H)相应位置1而启动的。 图218所示为89C51电源控制寄存器PCON各位的分布情况(qngkung)。HMOS器件的PCON只包括一个SMOD位，其他4位是CHMOS器件独有的。3个保留位用户不得使用。图218 电源(dinyun)控制寄存器PCON第110页/共148页第一百一十页，共149页。2022-5-19111图218中各符号(fho)的名称和功能如下： SMOD：

56、波特率倍频位。若此位为1，则串行口方式1、方式2和方式3的波特率加倍。 GF1和GF0： 通用标志位。 PD： 掉电方式位。此位写1即启动掉电方式。由图217可见，此时时钟冻结。 IDL： 空闲(kngxin)方式位。此位写1即启动空闲(kngxin)方式。这时CPU因无时钟控制而停止运作。如果同时向PD和IDL两位写1，则PD优先。 89C51中PCON的复位值为00000B。第111页/共148页第一百一十一页，共149页。2022-5-191122.6.2 空闲（等待(dngdi)、待机）工作方式 CPU执行完置IDL=1(PCON.1）的指令后，系统进入空闲工作方式。 进入空闲方式后，

57、有两种方法可以使系统退出空闲方式： 一是任何的中断请求被响应都可以由硬件将PCON.0（IDL）清0而中止空闲工作方式。 另一种(y zhn)退出空闲方式的方法是硬件复位，第112页/共148页第一百一十二页，共149页。2022-5-191132.6.3 掉电（停机）工作(gngzu)方式 当CPU执行一条置PCON.1位（PD）为1的指令后，系统进入掉电工作方式。 退出掉电方式的唯一方法是由硬件复位，复位后将所有特殊功能寄存器的内容初始化，但不改变片内RAM区的数据。 在掉电工作方式下，VCC可以降到2 V，但在进入掉电方式之前，VCC不能降低。而在准备退出掉电方式之前，VCC必须恢复正常

58、的工作电压值，并维持(wich)一段时间（约10 ms），使振荡器重新启动并稳定后方可退出掉电方式。第113页/共148页第一百一十三页，共149页。2022-5-191142.7 输出(shch)/输入端口2.7.1 I/O端口概述2.7.2 P0口2.7.3 P1口2.7.4 P2口2.7.5 P3口2.7.6 端口的负载(fzi)能力和接口要求返回(fnhu)第114页/共148页第一百一十四页，共149页。2022-5-191152.7.1 I/O端口概述(i sh)返回(fnhu)189C51单片机有四个8位并行I/O端口：P0、P1、P2和P3。2每个端口都是8位准双向口，共占32

59、根引脚。3每一条I/O线都能独立地用作输入或输出。4每个端口都包括(boku)一个锁存器（即特殊功能寄存器P0P3），一个输出驱动器和输入缓冲器，作输出是数据可以锁存，作输入时数据可以缓冲。第115页/共148页第一百一十五页，共149页。2022-5-191162.7.2 P0口一、结构二、P0口作为一般(ybn)I/O口使用三、P0口作为地址/数据总线使用返回(fnhu)第116页/共148页第一百一十六页，共149页。2022-5-19117一、结构(jigu)P0口某位的结构由一个输出锁存器、二个三态输入缓冲器和输出驱动电路及控制电路组成。如图2-21所示。当C=0时，开关MUX被控为

60、如图示位置(wi zhi)，P0口为通用I/O口；当C=1时，开关拨向反相器3的输出端，P0口分时作为地址/数据总线使用。返回(fnhu)第117页/共148页第一百一十七页，共149页。图2-21 P0口某位的结构图当C=0时，开关MUX被控为如图示位置，P0口为通用(tngyng)I/O口；当C=1时，开关拨向反相器3的输出端，P0口分时作为地址/数据总线使用。返回(fnhu)读引脚读锁存器内部总线写入DCPQQ地址/数据控制CMUXVCCT1T2P0.X4312锁存器第118页/共148页第一百一十八页，共149页。2022-5-19119二、P0口作为(zuwi)一般I/O口使用1、P