栅和体电流模型

1、集成电路器件模型与模拟集成电路器件模型与模拟课程安排课程安排2体和栅电流模型体和栅电流模型池雅庆池雅庆国防科技大学计算机学院国防科技大学计算机学院微电子与微处理器研究所微电子与微处理器研究所 2012012 2年年5 5月月IbIGSGDn+n+p- Si参考文献参考文献4提纲提纲5热载流子效应热载流子效应635nm35nmGate LengthGate Length35 nm process7体电流和漏电流来源体电流和漏电流来源IbIGSGDn+n+p- SiSi/SiO2界面势垒Eb: 3.15eV (电子); 3.8eV(空穴).8体电流和漏电流来源体电流和漏电流来源IbIGSGDn+n

2、+p- SiSi/SiO2界面势垒Eb: 3.15eV (电子); 3.8eV(空穴).9体电流（衬底电流）模型体电流（衬底电流）模型n是电子的碰撞电离系数，强烈依赖于沟道电场EdbIMI) 1(dyMn1110体电流模型（体电流模型（2）iLyndbdyII0EBinieA11体电流模型（体电流模型（3）nAi（cm-1）Bi（V/cm)表面2.451061.92106体区0.7031061.23106iiLyEBidbdyeAII012体电流模型（体电流模型（4）13体电流模型（体电流模型（5）iiLyEBidbdyeAII0222)()(CdsatElVyVdydVyEioxoxSiXt

3、l2lVVdydVEdsatdsdsm14体电流模型（体电流模型（6）mimCmimCiEBdimidEEEBimCmidEEEBCidbeIBlEAIeBEEElAIdEeEElAII2222211A. Erdelyi. Asymptotic Expansions. Dover Publications Inc, New York, 195615体电流模型（体电流模型（7）dsatdsiVVlBdsatdsiidbeVVBAII)(lVVdydVEdsatdsdsmmiEBenmEbdsatdsdnmiidbVVaIlEBAII)(116体电流模型（体电流模型（8）dsatdsiVVlBds

4、atdsiidbeVVBAII)(2/13/122.0joxXtl 5/13/18/1017.0LXtljoxVdsat=Vgs-Vth17体电流模型（体电流模型（9）0512Vgs（V）Ib（uA）Vdsat=Vgs-Vth18体电流模型（体电流模型（10）lVVEdsatdsmlVVEdsatdsm2210)()(geffdsgeffdsVVlVVlll0thgsgeffVVV19体电流模型（体电流模型（11）提纲提纲2021栅电流产生机制（栅电流产生机制（1）22栅电流产生机制（栅电流产生机制（2）23栅电流产生过程栅电流产生过程IGSGDn+n+p- SiABCD24栅电流模型（栅电流

5、模型（1）rLdgdyPPPII032125栅电流模型（栅电流模型（2）26栅电流模型（栅电流模型（3）EbbeEP41127栅电流模型（栅电流模型（4）2323562105 .2102111045.111066.5oxoxtEoxoxeLEEPoxoxoxoxEEqeeP3001613028栅电流模型（栅电流模型（5）2323562105 .2102111045.111066.5oxoxtEoxoxeLEEPoxoxoxoxEEqeeP3001613032)(PPEPox29mbEoxbmroxdrLdgeEPEtIdyPPPII)(220321栅电流模型（栅电流模型（6）3001410-9

6、Vds（V）Ig（uA）10-140510-12Vgs（V）Ig（uA）10-14栅电流模型（栅电流模型（7）lVVVEthgsdsm31栅电流模型（栅电流模型（8）32栅电流模型（栅电流模型（9）mbEoxbmroxbgeEPEtII)(22提纲提纲3334先进先进MOS结构结构35SOI MOS35背栅(衬底)pn+n+VGbVGfVDSSDGfGb隐埋氧化层36 薄膜SOI-MOSFET的阈值电压: * 背面积累状态 VT (积累) = VFBf + ( 1 + Cs / Cif ) 2B - QB /( 2 Cif ) . VFBf =ms-Qf /Cif B =(kT/q)ln(NA

7、/ni) Cs=0/ts QB=-qNAts * 背面耗尽状态 该状态因短沟特性和亚阈特性优良而在VLSI中多用. VT (耗尽) = VT (积累) ( VGb VGb积累 ) .CS CibCif ( CS + Cib )37 SOI-MOSFET的电流特性: * 饱和电流 IDsat = ( VGf - VT )2 ; 对厚膜(体硅)SOI-MOSFET: 1 = CD / Cif . 对背面全耗尽的薄膜SOI-MOSFET: 2 = CS Cib / Cif ( CS + Cib ) . 对背面全积累的薄膜SOI-MOSFET: 3 = CS / Cif . 一般有: 2 1 3 .

8、* 背面全耗尽的薄膜器件的饱和电流最大背面全耗尽的薄膜器件的饱和电流最大, 背面全积累的薄膜背面全积累的薄膜 器件的电流最小器件的电流最小. 所以背面全耗尽的薄膜SOI- MOSFET具有较大的 电流驱动能力, 相应的IC具有较好的速度特性.Z n Cif2 L ( 1 + )38 SOI-MOSFET的亚阈区摆幅: * 亚阈值斜率的表示 S ( kT/q ) ( ln 10 ) ( 1 + ) , 2 1 3 . 可见: 背面全耗尽的薄膜背面全耗尽的薄膜SOI-MOSFET 的亚阈值斜率最小的亚阈值斜率最小 可采用比较可采用比较 低的阈值电压而不会增加低的阈值电压而不会增加 VG = 0 时

9、的漏电流时的漏电流, 从而可得到较好的从而可得到较好的 速度特性速度特性.VGfVGbSbCifCibCS 背面全耗尽的薄膜器件的电容分压电路Sf39先进先进MOS结构结构40FIN FETPoly GatePoly GatePoly GatePoly GateSourceDrainSourceDrainSourceDrainFinSourceDrainSiO2GateGateDrainDrainSourceSourceSiOSiO2 2SiOSiO2 2SiO2GateGateDrainDrainSourceSourceSiOSiO2 2SiOSiO2 2SiO2BOXGateGateDrainDrainSourceSourceSiOSiO22SiOSiO22Substrate Silicon41FIN FET模型模型42FIN FET特性特性Lg = 15nmLg = 30nm43FIN FET电流模型电流模型thgsdsatdsdsatdsdsatdsnthgsoxndsatdsmthgsdsatnthgsoxndVVwhereVVwhereVVVVVVLWCVVVVKVwhereVVLWCI, 0,2)(,)(,)(44FIN FET特性特性45先进先进MOS结构结构46High-k栅氧结构栅氧结构ElectrodeSi substrateToxSiO2TKHigh-k