BGATAB零件封装及Bonding制程术语解析

1、BGA TAB零件、封装及Bonding制程术语解析BGA、TAB、零件、封装及Bonding制程术语解析1、Active parts（Devices）主动零件指主机板上的组装焊接，是芯片连接以外的另一领域塌焊法。12、Capacitance 电容当两导体间有电位差存在时，其介质之中会集蓄电能量，些时将会有 “电容”出 现。其数学表达方式C= 0/V,即电容（法拉）=电量（库伦）/电压（伏特）。若 两导体为平行之平板（面积A）,而相距d ,且该物质之介质常数（Dielectric Constant）为&时，则C= e A/d。故知当A、d不变时，介质常数愈低，则其 问所出现的电容也将愈

2、小。13、Castallation 堡型集成电路器是一种无引脚大型芯片（VLSI）的瓷质封装体，可利用其各垛口中的金属垫与对 应板面上的焊垫进行焊接。此种堡型IC较少用于一般性商用IC互连，才能 发挥显像的功能。目前各类大型IC仍广采0F叫装方式，故须先将QFP安装 在PCB上，然后再用导电胶（如Ag/Pd膏、Ag膏、单向导电胶等）与玻璃电路 板互连结合。新开故的做法是把结合的外形，很像海鸥展翅的样子，故名 "鸥翼 脚”。其外形尺寸目前在JEDEC的MS-012及-013规范下，已经完成标准 化。集成电路器35、Integrated Circuit(IC)在多层次的同一薄片基材上（硅

3、材），布置许多微小的电子组件（如电阻、电容、 半导体、二极管、晶体管等），以及各种微小的互连（Interconnection） 导体线 路等，所集合而成的综合性主动零件，简称为 I.C. o36、J-Lead J 型接脚是 PLCC（Plastic Leaded Chip Carrier）"塑料晶（芯）片载体"（即 VLSI）的标准接脚方式，由于这种双面接脚或四面脚接之中大型表面黏装组件，具有相当 节省板子的面积及焊后容易清洗的优点，且未焊装前各引脚强度也甚良好不易 变形，比另一种鸥翼接脚（Gull Wing Lead）法更容易维持"共面性 "（Copl

4、anarity）,已成为高脚数 SMD在封装（Packaging）及组装（Assembly）上 的最佳方式。37、Lead弓唧，接脚电子组件欲在电路板上生根组装时，必须具有各式引脚而用以完成焊接与互连 的工作。早期的引脚多采插孔焊接式，近年来由于组装密度的增加，而渐改成 表面黏装式（SMD）的贴焊引脚。且亦有“无引脚”却以零件封装体上特定的焊 点，进行表面黏焊者，是为 Leadless零件。38、Known Good Die （KGD）已知之良好芯片IC之芯片可称为Chip或Die,完工的晶圆（Wafer）上有许多芯片存在，具等品质有好有坏，继续经过寿命试验后 (Burn-in Test亦称老

5、化试验)，其已知电性良好的芯片称为KGQ不过KGD勺定义相当分歧，即使同一公司对不同产品 或同一产品又有不同客户时，其定义也都难以一致。一种代表性说法是：某 种芯片经老化与电测后而有良好的电性品质，续经封装与组装之量产一年以 上，仍能维持其良率在99. 5 %以上者，这种芯片方可称 KGD。39、Lead Frame 脚架各种有密封主体及多只引脚的电子组件，如集成电路器(IC),网状电阻器或简单的二极管三极体等，其主体与各引脚在封装前所暂时固定的金属架，称成 Lead Frame。此词亦被称为定架或脚架。具封装过程是将中心部份的芯片 (Die ,或Chip芯片)，以其背面的金层或银层，利用高温

6、熔接法与脚架中心的 镀金层加以固定，称为Die Bond 。再另金线或铝线从已牢固的芯片与各引脚之 间予以打线连通，称为Lead Bond。然后再将整个主体以塑料或陶瓷予以封 牢，并剪去脚架外框，及进一步弯脚成形，即可得到所需的组件。故知"脚架”在电子封装工业中占很重要的地位。其合金材料常用者有Kovar、Alloy 42 以及磷青铜等，其成形的方式有模具冲切法及化学蚀刻法等。40、Lead Pitch 脚距指零件各种引脚中心线间的距离。早期插孔装均为100mil的标准脚距，现密集组装SMT勺QFP脚距，由起初的50mil 再紧缩，经25mil、20mil、 16mil、12. 5m

7、il至9.8mil等。一般认为脚距在 25mil (0.653mm)以下者即称 为密距(Fine Pitch)。41、Multi-Chip-Module (MCM) 多芯片(芯片)模块这是从90年才开始发展的另一种微电子产品，类似目前小型电路板的 IC卡或 Smart卡等。不过MCM所不同者，是把各种尚未封装成体的IC,以"裸体芯片 "(Bare Chips) 方式，直接用传统"Die Bond"或新式的Flip Chip 或TAB之方 式，组装在电路板上。如同早期在板子上直接装一枚芯片的电子表笔那样，还 需打线及封胶，称为COB(Chip On Bon

8、d)做法。但如今的MCM却复杂了许多， 不仅在多层板上装有多枚芯片，且直接以“凸块”结合而不再"打线"。是一种高 层次(High End)的微电子组装。MCMJ定义是仅在小板面上，进行裸体芯片 无需打线的直接组装，具芯片所占全板面积在70 %以上。这种典型的MC叱有三种型式即(目前看来以D型最具潜力)：MCM-L系仍采用PC哈种材质的基 板(Laminates),其制造设储及方法也与PC睨全相同，只是较为轻薄短小而 已。目前国内能做IC卡，线宽在5mil孔径到10 mil者，将可生产此类 MCMo但因需打芯片及打线或反扣焊接的关系，致使其镀金"凸块”(Bump)的

9、纯度须达99.99 % ,且面积更小到1微米见方，此点则比较困难。MCM-C基材已 改用混成电路(Hybrid)的陶瓷板(Ceramic),是一种瓷质的多层板(MLC),其线 路与Hybrid类似，皆用厚膜印刷法的金膏或钳膏银膏等做成线路，芯片的组装 也采用反扣覆晶法。MCM-D其线路层及介质层的多层结构，是采用蒸着方式 (Deposited)的薄膜法，或Green Tape的线路转移法，将导体及介质逐次迭层 在瓷质或高分子质的底材上，而成为多层板的组合，此种MCM-D为三种中之最精密者。42、 OLB(Outer Lead Bond)外弓I脚结合是"卷带自动结合"TAB(

10、Tape Automatic Bonding) 技术中的一个制程站是指 TAB 组合体外围四面向外的引脚，可分别与电路板上所对应的焊垫进行焊接，称为"外引脚结合"。这种TAB组合体亦另有四面向内的引脚，是做为向内连接集成电 路芯片(Chip或称芯片)用的，称为内引脚接合(ILB),事实上内脚与外脚本来 就是一体。故知TAB技术，简单的说就是把四面密集的内外接脚当成"桥梁"，而以OLB方式把复杂的IC芯片半成品，直接结合在电路板上，省去传统IC事先封装的麻烦。43、Packaging 封装，构装此词简单的说是指各种电子零件，完成其"密封"

11、;及"成型"的系列制程而言。但 若扩大延伸其意义时，那幺直到大型计算机的完工上市前，凡各种制造工作都 可称之为"Interconnceted Packaging互连构装”。若将电子王国分成许多层次的阶级制度时(Hierarchy),则电子组装或构装的各种等级，按规模从小到大将 有：Chip(芯片、芯片制造)，Chip Carrier(集成电路器之单独成品封装)， Card(小型电路板之组装)，及Board(正规电路板之组装)等四级，再加"系统构 装”则共有五级。44、Passive Device(Component)被动组件(零件)是指一些电阻器(Res

12、istor)、电容器(Capacitor),或电感器(Incuctor) 等零 件。当其等被施加电子讯号时，仍一本初衷而不改变其基本特性者，谓之"被动零件"；相对的另有主动零件(Active Device),如晶体管(Tranistors)、二极 管(Diodes)或电子管(Electron Tube) 等。45、Photomask光罩这是微电子工业所用的术语，是指半导体晶圆(Wafer)在感光成像时所用的玻璃底片，其暗区之遮光剂可能是一般底片的乳胶，也可能是极薄的金属膜(如铭)。此种光罩可用在涂有光阻剂的“硅晶圆片”面上进行成像，其做法与PCBm 相似，只是线路宽度更缩细

13、至微米(12im)级，甚至次微米级(0.5 m)的精 度，比电路板上最细的线还要小 100倍。(1 mil =25.4 m)。46、Pin Grid Array(PGA) 矩阵式针脚封装是指一种复杂的封装体，具反面是采矩阵式格点之针状直立接脚，能分别插装 在电路板之通孔中。正面则有中间下陷之多层式芯片封装互连区，比起"双排插脚封装体”(DIP)更能布置较多的I/O Pins。附图即为其示意及实物图。47、Popcorn Effect 爆米花效应原指以塑料外体所封装的IC,因其芯片安装所用的银膏会吸水，一旦未加防范 而径行封牢塑体后，在下游组装焊接遭遇高温时，其水分将因汽化压力而造成

14、封体的爆裂，同时还会发出有如爆米花般的声响，故而得名。近来十分盛行P-BGA勺封装组件，不但其中银月$会吸水，且连载板之BT基材也会吸水，管理不良时也常出现爆米花现象。48、Potting铸封，模封指将容易变形受损，或必须隔绝的各种电子组装体，先置于特定的模具或凹穴 中，以液态的树脂加以浇注灌满，待硬化后即可将线路组体固封在内，并可将 其中空隙皆予以填满，以做为隔绝性的保护，如TAB电路、集成电路，或其它电路组件等之封装，即可采用 Potting 法。Potting 与Encapsulating 很类 似，但前者更强调周封之内部不可出现空洞 (Voids)的缺陷。49、Power Supply

15、的芯片(Chip),不再先进行传统封装成为完整的个体，而改 用TAB载体，直接将未封芯片黏装在板面上。即采 "聚亚醯胺”(Polyimide)之软 质卷带，及所附铜箔蚀成的内外引脚当成载体，让大型芯片先结合在"内引脚”上。经自动测试后再以“外引脚”对电路板面进行结合而完成组装。这种将封装 及组装合而为一的新式构装法，即称为 TAB法。此TAB法不但可节省IC事前 封装的成本，且对300脚以上的多脚VLSI,在其采行SMT组装而困难重重之 际，TABa是多脚大零件组装的新希望(详见电路板信息杂志第66期之专文)。63、Thermocompression Bonding 热压结

16、合是IC的一种封装方法，即将很细的金线或铝线，以加温加压的方式将其等两 线端分别结合在芯片(芯片)的各电极点与脚架(Lead Frame)各对应的内脚上， 完成其功能的结合，称为“热压结合”，简称T.C.Bond。64、Thermosonic Bonding 热超音波结合指集成电路器中，具芯片与引脚间"打线结合”的一种方法。即利用加热与超音 波两种能量合并进行，谓之 Thermosonic Bonding ,简称TS Bond。65、Thin Small Outline Packange(TSOP)薄小型集成电路器小型两侧外伸鸥翼脚之"IC”(SOIC),其脚数的约2048

17、脚，含脚在内之宽度612mm脚距0.5mil。若用于PCMCIA或其它手执型电子产品时，则还要进一 步将厚度减薄一半，称为TSOP此种又薄又小的双排脚IC可分为两型； Type I是从两短边向外伸脚，Type H是从两长边向外伸脚。66、Three-Layer Carrier 三层式载体这是指"卷带自动结合”(TAB)式"芯片载体”的基材结构情形，由薄片状之树脂 层(通常用聚亚醯胺之薄膜)、铜箔，及居于其间的接着剂层等三层所共同组 成，故称为Three-Layer Carrier 。相对有"两层式载体"，即除掉中间接着剂 层的TAB产品。67、Trans

18、fer Bump移用式突块，转移式突块卷带自动结合式的芯片载体，其内引脚与芯片之结合，必须要在芯片各定点 处，先做上所需的焊锡突块或黄金的突块，当成结合点与导电点。其做法之一 就是在其它载体上先备妥突块，于进行芯片结合前再将突块转移到各内脚上， 以便继续与芯片完成结合。这种先做好的突块即称为“移用式突块” o68、Transistor 晶体管是一种半导体式的动态零件(Active Components),具有三个以上的电极，能执 行整流及放大的功能。其中芯片之原物料主要是用到错及硅元素，并刻意加入少许杂质，以形成负型(n Type)及正型(p Type)等不同的简单半导体，称之为"

19、晶体管"。止匕种Transistor 有引脚插装或SMT占装等方式。69、Ultrasonic Bonding 超音波结合是利用超音波频率(约10 KHz)振荡的能量，及机械压力的双重作用下，可将金 线或铝线，在IC半导体芯片上完成打线的操作。70、Two Layer Carrier 两层式载体这也是"卷带式芯片载体”的一种新材料，与业界一向所使用的三层式载体不 同。其最大的区别就是取消了中间的接着剂层，只剩下 "Polyimide”的树脂层及 铜箔层等两层直接密贴，不但在厚度上变薄及更具柔软性外，其它性能也多有 改进，只是目前尚未达到量产化的地步。71、Very

20、 Large-Scale Integration(VLSI)极大规模集成电路器凡在单一晶粒(Die)上所容纳的半导体(Transistor) 其数量在8万个以上，且 其间互联机路的宽度在1.5仙(60 以下，而将此种极大容量的晶粒封装成 为四面多接脚的方型IC者，称为VLSI。按其接脚方式的不同，此等 VLSI 有J型脚、鸥翼脚、扁平长脚、堡型垫脚，等多种封装方式。目前容量更大接 脚更多(如250脚以上)的IC ,由于在电路上的SMT安装日渐困难，于是又改 将裸体晶粒先装在TAB载架的内脚上，再转装于 PCB上；以及直接将晶粒反 扣覆装，或正贴焊装在板面上，不过目前皆尚未在一般电子性工业量产中

21、流 行。72、Wafer 晶圆是半导体组件"晶粒"或"芯片”的基材，从拉伸长出的高纯度硅元素晶柱 (Crystal Ingot) 上，所切下之圆形薄片称为"晶圆"。之后采用精密"光罩"经感 光制程得到所需的"光阻”，再对硅材进行精密的蚀刻凹槽，及续以金属之真空 蒸着制程，而在各自独立的”晶粒或芯片”(Die , Chip)上完成其各种微型组件及 微细线路。至于晶圆背面则还需另行蒸着上黄金层，以做为晶粒固着(DieAttach)于脚架上的用途。以上流程称为 Wafer Fabrication 。早期在小集成 电路时代

22、，每一个6时的晶圆上制作数以千计的晶粒，现在次微米线宽的大型 VLSI,每一个8时的晶圆上也只能完成一两百个大型芯片。Wafer的制造虽动 辄投资数百亿，但却是所有电子工业的基础。73、Wedge Bon映形结合点半导体封装工程中，在芯片与引脚间进行各种打线；如热压打线TC Bond、热超音波打线TS Bond、及超音波打线UC Bond等。打牢结合后须将金线末端压 扁拉断，以便另在其它区域继续打线。此种压扁与拉断的第二点称为WedgeBond。至于打线头在芯片上起点处，先行压缩打上的另一种球形结合点，则称 为Ball Bond。左四图分别为两种结合点的侧视图与俯视图，以及其等之实物 体。We

23、lding熔接也是属于一种金属的结合(Bonding)方法，与软焊(soldering 或称锡焊)、硬焊(Brazing)同属“冶金式”(Metallugical)的结合法。熔接法的强度虽很好，但接点之施工温度亦极高，须超过被接合金属的熔点，故较少用 于电子工业。74、Wire Bonding 打线结合系半导体IC封装制程的一站，是自IC晶粒（Die或Chip）各电极上，以金线 或铝线（直径3（!）进行各式打线结合，再牵线至脚架（Lead Frame）的各内脚处 续行打线以完成回路，这种两端打线的工作称为 Wire Bond。75、Zig-Zag In-Line Package （ZIP）链齿

24、状双排脚封装件凡电子零件之封装体具有单排脚之结构，且其单排脚又采不对称"交错型式"的安排，如同拉链左右交错之链齿般，故称为 Zig-Zag式。ZIP是一种低脚数插 焊小零件的封装法，也可做成表面黏装型式。不过此种封装法只在日本业界中 较为流行。76、ASIC Application Specific Integrated Circuit特定用途之集成电路器是依照客户特定的需求与功能而设计及制造的IC,是一种可进行小量生产，快速变更生产机种，并能维持低成本的IC。77、BGA Ball Grid Array矩阵式球垫表面黏装组件（与PG阳似，但为S MD）78、BTAB Bumped Tape-Automated Bonding已有突块的自动结合卷带指TAB卷带的各内脚上已转移有突块，可用以与裸体 得片进行自动结合。79、C-DIP Ceramic Dual -in-line Package瓷质双祭脚封装体（多用于IC）80、C4 Controlled Collapse Chpi connection可总握高度的裸体芯片反扣熔塌焊接81、CMOS Complimentary Metal-Oxide Semiconductor互补性金属氧化物半导体（是融合P通路及N通路在同一片"金属氧化物半导体 ”上的技