基于Quartus的FPGACPLD数字系统设计

1、5.1 Quartus概述概述5.2 Quartus工程的创建与管理工程的创建与管理5.3 设计输入设计输入 5.4 编译处理编译处理 5.5 仿真测试仿真测试5.6 分配引脚与芯片分配引脚与芯片5.7 编程与配置编程与配置5.8 实例实例5.1.1 5.1.1 Quartus II及其特点及其特点 5.1.2 5.1.2 Quartus II软件的开发流程软件的开发流程 Quartus II开发工具支持的开发工具支持的Altera公司主流公司主流FPGA全部全部系列，器件支持如表系列，器件支持如表5.1-1所示。所示。器件器件说明说明StratixII最高的性能，最高的密度，大量的存储资源，

2、最高的性能，最高的密度，大量的存储资源，特性丰富的平台特性丰富的平台StratixII GX最高的性能结构，高速串行收发器最高的性能结构，高速串行收发器Cyclone低成本，替代低成本，替代ASIC，适用于价格敏感的应用，适用于价格敏感的应用APEXII高密度，高性能，支持高速差分高密度，高性能，支持高速差分I/O标准标准Mercury高性能，高带宽，中密度，包括时钟数据恢高性能，高带宽，中密度，包括时钟数据恢复（复（CDR）支持）支持Excalibur高性能，处理器硬核解决方案高性能，处理器硬核解决方案APEX 20K/KE/KE高性能，中到高密度高性能，中到高密度FLEX 10K/KE低成

3、本，低到中密度低成本，低到中密度ACEX 1K低成本，低到中密度低成本，低到中密度HardCopy高密度，大批量高密度，大批量ASIC替换器件替换器件 Quartus II软件中的工程由所有设计文件和软件中的工程由所有设计文件和与设计文件有关的设置组成。与设计文件有关的设置组成。 设计文件输入方式：设计文件输入方式： 原理图输入方式；原理图输入方式； 文本输入方式；文本输入方式； 模块输入方式；模块输入方式； EDA设计输入工具等设计输入工具等 这一步主要是建立源文件并形成顶层原理图文这一步主要是建立源文件并形成顶层原理图文件。件。（2）设计编译）设计编译 检查设计错误、对逻辑进行综合、提取检

4、查设计错误、对逻辑进行综合、提取定时信息、在指定的定时信息、在指定的Altera系列器件中进行系列器件中进行适配分割，产生的输出文件将用于设计仿真、适配分割，产生的输出文件将用于设计仿真、定时分析及器件编程。定时分析及器件编程。 编译功能是通过几个模块来实现：编译功能是通过几个模块来实现： 分析与综合模块（分析与综合模块（Analysis & Synthesis）；）； 适配模块（适配模块（Fitter）；）； 汇编模块（汇编模块（Assember）；）； 定时分析模块（定时分析模块（Timing Analyzer）。）。各个子模块还可以独立调用。各个子模块还可以独立调用。 设计仿真包

5、括功能仿真分析和时序分析。设计仿真包括功能仿真分析和时序分析。1、功能仿真：、功能仿真： 测试设计的逻辑功能是否正确；测试设计的逻辑功能是否正确；2、时序仿真：、时序仿真： 在目标器件中测试设计的逻辑功能和最在目标器件中测试设计的逻辑功能和最坏情况下的时序；坏情况下的时序； 时序仿真（延时仿真），由于不同器件、时序仿真（延时仿真），由于不同器件、不同布局布线给延时造成的影响不同，因此对不同布局布线给延时造成的影响不同，因此对系统进行时序仿真、检验设计性能以及消除竞系统进行时序仿真、检验设计性能以及消除竞争冒险是必不可少的步骤。争冒险是必不可少的步骤。 Quartus II编程器（编程器（Pro

6、grammer）使用编）使用编译环节生成的编程文件与译环节生成的编程文件与Altera编程硬件一起对编程硬件一起对器件进行编程和配置。器件进行编程和配置。 Altera公司的编程器硬件包括公司的编程器硬件包括MasterBlaster、ByteBlaster -MV、ByteBlaster II、USB Blaster和和Ethernet Blaster五种下载电五种下载电缆或缆或Altera编程单元编程单元APU方式。方式。 Quartus II软件编程器支持四种编程模式：软件编程器支持四种编程模式：被动串行（被动串行（PS）编程模式、）编程模式、JTAG编程模式、主编程模式、主动串行（动串

7、行（AS）编程模式和套接字内编程模式。）编程模式和套接字内编程模式。 5.2.1 Quartus II工程的创建工程的创建 5.2.2 Quartus II工程的管理工程的管理 5.2.3 Quartus II文件的管理文件的管理 任何一项设计都是一项工程（任何一项设计都是一项工程（Project）；）； 必须为此工程建立一个放置此工程相关文必须为此工程建立一个放置此工程相关文件的文件夹；件的文件夹； 此文件夹将被此文件夹将被EDA软件默认为工作库软件默认为工作库（Work Libraly）。）。 打开打开Quartus II集成开发环境，选择集成开发环境，选择File/New Project

8、 Wizard,弹出弹出New Project Wizard对话框对话框 在该对话框中依次指定工程目录、工程名和顶层文在该对话框中依次指定工程目录、工程名和顶层文件名，注意：工程名和顶层设计名必须相同件名，注意：工程名和顶层设计名必须相同 下面只要一直按照次序单击下面只要一直按照次序单击“Next”按钮，直到单击到按钮，直到单击到“Finish”按钮，一个工程就建立成功了。按钮，一个工程就建立成功了。 启动启动Quartus II后，点击后，点击File/Open Project，下，下拉拉“查找范围查找范围”栏，查找工程所在的路径和目录，栏，查找工程所在的路径和目录，选择工程目录下显示的工程

9、文件（选择工程目录下显示的工程文件（*.qpf），点击），点击“打开打开”按钮或双击图标，打开工程。按钮或双击图标，打开工程。 也可在工程目录中直接双击工程文件图标打开工也可在工程目录中直接双击工程文件图标打开工程文件。程文件。 注意：注意：初学者会因习惯于计算机视窗平台的操作，在进入初学者会因习惯于计算机视窗平台的操作，在进入Quartus II后直接采用命令后直接采用命令File/Open，打开设计文件。，打开设计文件。由于工程尚未打开，由于工程尚未打开，Quartus II所有的处理功能，包括所有的处理功能，包括分析综合、编译、仿真、下载等操作全部被禁止，相分析综合、编译、仿真、下载等操

10、作全部被禁止，相应的命令和快捷键都呈灰色，不能激活。应的命令和快捷键都呈灰色，不能激活。（1 1）打开一个已经创建的工程）打开一个已经创建的工程 （2 2）项目导航管理项目导航管理 一个一个Quartus II的工程可能包括多个设计文件，但只能由一个的工程可能包括多个设计文件，但只能由一个顶层设计文件（顶层设计文件（Top file），其他下层文件与顶层文件呈树形关），其他下层文件与顶层文件呈树形关系；系； Quartus II的所有处理操作（包括分析综合、编译、仿真）都面的所有处理操作（包括分析综合、编译、仿真）都面向顶层文件；向顶层文件； 项目导航器（项目导航器（Project Navig

11、ator）：）： 导航窗口下方有导航窗口下方有3个可以个可以互相切换的标签，分别表示层次（互相切换的标签，分别表示层次（Hierarchy）、文件（）、文件（Files）和设计单元（和设计单元（Design Units）。）。 修改文件层次：由于修改文件层次：由于Quartus II的所有处理操作，包括分析综合、的所有处理操作，包括分析综合、编译、仿真等都是面向顶层文件的，当需要对某个底层文件进编译、仿真等都是面向顶层文件的，当需要对某个底层文件进行处理时，需要将该文件暂时设置为顶层文件。行处理时，需要将该文件暂时设置为顶层文件。设置方法是：选择项目导航器下方栏中的文件设置方法是：选择项目导航

12、器下方栏中的文件（Files）标签，列出所有文件的层次关系。选中需）标签，列出所有文件的层次关系。选中需要处理的文件名，点击鼠标右键，在弹出的菜单中要处理的文件名，点击鼠标右键，在弹出的菜单中选择选择“Set as Top-Level Entity”。（1 1）新建文件新建文件 点击新建文件快捷点击新建文件快捷图标或主菜单图标或主菜单Files/New命令，命令，出现如图出现如图5.2-7所示所示的新文件类型选择的新文件类型选择框，点击选项框上框，点击选项框上方的类型标签可切方的类型标签可切换新建文件的类型，换新建文件的类型，选择不同的文件格选择不同的文件格式。式。（2 2）文件格式说明文件格

13、式说明 表表5.2-1 源文件输入方式和对应的文件格式（扩展名）源文件输入方式和对应的文件格式（扩展名）格式及图标格式及图标输入方式输入方式扩展名扩展名图形输入图形输入Block Diagrams/Schematics（模块结（模块结构构/逻辑原理图）逻辑原理图）.bdf文本输入文本输入AHDL（Altera硬件描述语言）硬件描述语言）.tdfVHDL（Very High Speed Integrated Circuit硬件描述语言）硬件描述语言）.vhdVerilog HDL（硬件描述语言）（硬件描述语言）.v5.3.1 原理图设计输入原理图设计输入 5.3.2 文本文件输入文本文件输入 5

14、.3.3 宏功能模块的实例化宏功能模块的实例化 选择选择File/New命令，弹出一个新建设计命令，弹出一个新建设计文件选择对话框。创建图形设计文件，文件选择对话框。创建图形设计文件，选择选择New对话框中的对话框中的Design Files选项卡选项卡下的下的Block Diagram/Schematic File，单，单击击OK按钮，弹出原理图编辑对话框。按钮，弹出原理图编辑对话框。原理图设计输入内容包括：原理图设计输入内容包括： 基本单元符号的输入基本单元符号的输入 ； 图形块输入图形块输入 ； 建立完整的原理图文件。建立完整的原理图文件。 文本编辑器是文本编辑器是Quartus II软

15、件的一个非常软件的一个非常灵活的编辑工具；灵活的编辑工具；可以方便地用于以可以方便地用于以AHDL、VHDL和和Verilog HDL语言形式以及语言形式以及Tcl脚本语言脚本语言输入文本型设计；输入文本型设计；还可以在该文本编辑器下输入、编辑和还可以在该文本编辑器下输入、编辑和查看那其他查看那其他ASCII文本文件。文本文件。借助于借助于Mega Wizard Plug-in Manager工具来实工具来实现；现；可以建立或修改包含自定义宏功能模块变量的可以建立或修改包含自定义宏功能模块变量的设计文件，然后还可以在设计文件中对这些文设计文件，然后还可以在设计文件中对这些文件进行例化；件进行例

16、化；在这些自定义宏功能模块中的变量都是基于在这些自定义宏功能模块中的变量都是基于Altera公司提供的宏功能模块，包括公司提供的宏功能模块，包括LPM、MegaCore和和AMPP功能；功能；通过运行一个通过运行一个Mega Wizard Plug-in Manager向向导，可以帮助我们轻松地为自定义攻功能模块导，可以帮助我们轻松地为自定义攻功能模块变量指定选项；变量指定选项；该向导用于为相关参数和可选端口设置数值。该向导用于为相关参数和可选端口设置数值。5.4.1 编译前设置编译前设置 5.4.2 启动编译器启动编译器 5.4.3 编译及其结果说明编译及其结果说明 通过编译器选项设置可以控

17、制编译过程。打开通过编译器选项设置可以控制编译过程。打开Assignment/Settings对话框，如图对话框，如图5.4-1所示。所示。设置项目包括：设置项目包括： Device设置设置 Compilation Process设置设置 Analysis & Synthesis设置设置 Fitter设置设置 Quartus II编译器包括多个独立的模块，这些模块完编译器包括多个独立的模块，这些模块完成对设计项目的检错、逻辑综合、结构综合、输出结成对设计项目的检错、逻辑综合、结构综合、输出结果的编译配置、时序分析等功能。果的编译配置、时序分析等功能。 各模块可以单独运行，也可以选择各模

18、块可以单独运行，也可以选择Processing/Start compilation命令启动全编译过程。命令启动全编译过程。编译的步骤如下：编译的步骤如下： 选择选择Process/Start compilation命令，或单击工具栏上命令，或单击工具栏上的快捷按钮启动全编译过程。在编译过程中，状态窗口的快捷按钮启动全编译过程。在编译过程中，状态窗口和消息窗口自动显示出来。状态窗口将显示全编译过程和消息窗口自动显示出来。状态窗口将显示全编译过程中各个模块和整个编译进程的进度以及所用的时间；在中各个模块和整个编译进程的进度以及所用的时间；在消息窗口中将显示编译过程中的信息，包括警告、错误。消息窗口

19、中将显示编译过程中的信息，包括警告、错误。 在编译过程中，如果出现设计上的错误，可以在消息在编译过程中，如果出现设计上的错误，可以在消息窗口中选择错误信息，双击错误信息，就可以在设计文窗口中选择错误信息，双击错误信息，就可以在设计文件中定位错误信息所在处。这样不断修改错误直到全部件中定位错误信息所在处。这样不断修改错误直到全部编译成功。编译成功。 查看编译结果。编译成功后，编译报告会自动弹出来。查看编译结果。编译成功后，编译报告会自动弹出来。编译报告给出了当前编译过程中各个功能模块的详细信编译报告给出了当前编译过程中各个功能模块的详细信息。息。 在编译过程中将设计项目适配到在编译过程中将设计项

20、目适配到FPGA/CPLD目标器重，同时产生各种输出文件编译报告，包目标器重，同时产生各种输出文件编译报告，包括器件使用统计、编译设置、括器件使用统计、编译设置、RTL级电路显示、级电路显示、器件资源利用率、状态机的实现、方程式、延时器件资源利用率、状态机的实现、方程式、延时分析结构、分析结构、CPU使用资源等；使用资源等； 5.5.1 创建一个仿真波形文件创建一个仿真波形文件 5.5.2 在矢量波形文件中加入输入、输出结点在矢量波形文件中加入输入、输出结点 5.5.3 编辑输入节点波形编辑输入节点波形 5.5.4 设计仿真设计仿真 5.5.5 仿真结果分析仿真结果分析 可以利用可以利用Qua

21、rtus II软件波形编辑器创建软件波形编辑器创建矢量波形文件，该文件是波形图的形式，用矢量波形文件，该文件是波形图的形式，用于描述仿真输入矢量和仿真输出。于描述仿真输入矢量和仿真输出。 在第一步中建立的波形文件中添加输入和输出结点在第一步中建立的波形文件中添加输入和输出结点 查找设计中需要的结点名，可以通过下面两种方法。查找设计中需要的结点名，可以通过下面两种方法。方法一：通过选择方法一：通过选择“View/Utility Windows/Node Finder”命令，在弹出的命令，在弹出的“Node Finder”界面中，界面中，查找需要加入波形文件中的结点名。查找需要加入波形文件中的结点

22、名。方法二：还可以在波形编辑器左边方法二：还可以在波形编辑器左边“Name”列的列的空白出单击鼠标右键，在弹出的右键菜单中通过空白出单击鼠标右键，在弹出的右键菜单中通过选择选择“Insert Node or Bus.”命令，然后在弹出的命令，然后在弹出的“Insert Node or Bus”对话框中单击对话框中单击“Node Finder.”按钮。按钮。在在Quartus II软件的波形编辑器中编辑输入节点软件的波形编辑器中编辑输入节点的波形，也就是指定输入节点的逻辑电平变的波形，也就是指定输入节点的逻辑电平变化。包括：化。包括： 时钟节点波形的输入时钟节点波形的输入 ； 总线信号波形的输入

23、总线信号波形的输入 ； 任意信号波形的输入任意信号波形的输入 ；在在Quartus II软件中，创建了设计项目的矢量波形文件软件中，创建了设计项目的矢量波形文件以后，可以按下面的基本过程完成设计的功能仿真和以后，可以按下面的基本过程完成设计的功能仿真和时序仿真。时序仿真。（1）仿真器的设置）仿真器的设置 选择选择Assignment/Settings,在弹出的在弹出的Settings对话框中对话框中Category列表中选择列表中选择Simulator，则在对话框右边显示，则在对话框右边显示仿真器页面。如图仿真器页面。如图5.5-8所示。所示。（2）启动仿真器）启动仿真器 在完成上面的仿真器设

24、置以后，通过选择在完成上面的仿真器设置以后，通过选择“ Processing/Simulation Tool”命令，便可启动命令，便可启动仿真器，同时状态窗口和仿真窗口将自动打开，仿真器，同时状态窗口和仿真窗口将自动打开，并在状态窗口中显示仿真进度以及仿真时所用并在状态窗口中显示仿真进度以及仿真时所用时间。仿真结束后，在仿真报告窗口中显示输时间。仿真结束后，在仿真报告窗口中显示输出节点的仿真波形。出节点的仿真波形。在仿真过程中，在仿真过程中，Quartus II软件的仿真器报告窗口自动软件的仿真器报告窗口自动打开。默认情况下，仿真器报告窗口显示仿真波形部分。打开。默认情况下，仿真器报告窗口显示

25、仿真波形部分。但仿真器报告窗口也包含与当前相关的其他有用部分，但仿真器报告窗口也包含与当前相关的其他有用部分，包括仿真器设置信息、仿真消息等。包括仿真器设置信息、仿真消息等。5.6.1 在分配编辑器在分配编辑器(Assignment Editor)中中完成引脚分配完成引脚分配 5.6.2 底层图编辑器底层图编辑器(Floorplan Editor)中完中完成引脚分配成引脚分配 通过选择通过选择Assignment/Assignment Editor命令，在弹出的分配编辑器的类别命令，在弹出的分配编辑器的类别(Category)列表中选择列表中选择Locations/pin，或，或直接通过选择直

26、接通过选择Assignments Pins菜单命令，菜单命令，进行引脚分配。进行引脚分配。 选择选择“AssignmentTiming Closure Floorplan”命令，将打开时序逼近底层图。命令，将打开时序逼近底层图。在底层图界面中，可以通过选择在底层图界面中，可以通过选择“View”菜单中的菜单中的“Package Top”、“Package Bottom”或或“Interior LABs”、“Interior Cells”选项，实现在封装与内部单元之间选项，实现在封装与内部单元之间切换界面的显示方式。切换界面的显示方式。5.7.1 打开编程器窗口打开编程器窗口5.7.2 建立被动

27、窗口配置链建立被动窗口配置链5.7.3 器件编程下载器件编程下载5.7.4 修改编程模式修改编程模式5.7.5 添加器件到编程链中添加器件到编程链中在在Quartus II软件中打开编程器窗口，并建立一软件中打开编程器窗口，并建立一个链式描述文件，操作如下：个链式描述文件，操作如下： 选择选择Tools/Programmer命令，则编程器窗口命令，则编程器窗口自动打开一个名为自动打开一个名为“.cdf”的新链式描的新链式描述文件，其中包括当前工程的编程文件以及所述文件，其中包括当前工程的编程文件以及所选器件等信息，如图选器件等信息，如图5.7-1所示。所示。 再选择菜单再选择菜单“File”中的中的“保存保存.cdf链式描述链式描述文件文件”。 首先在编程器窗口的首先在编程器窗口的“Mode”列表中选择列表中选择“Passive Serial”模式。模式。 再通过单击编程硬件设置按钮再通过单击编程硬件设置按钮“Hardware Setup”，在，在Add Hardware对话框中，从对话框中，从Hardware type下拉列表框中选择一种硬件类下拉列表框中选择一种硬件类型，可以是型，可以是MasterBlaster、ByteBlasterMV或或ByteBlaster II的任何一种，根据需要选择端口、的任何一种，根据