西安工业大学电信学院嵌入式课件chapter_2

1、2C H A P T E R嵌入式系统基础嵌入式系统基础本节提要本节提要嵌入式系统硬件基础嵌入式系统硬件基础嵌入式系统开发环境嵌入式系统开发环境嵌入式系统硬件开发流程嵌入式系统硬件开发流程芯片封装知识简介芯片封装知识简介嵌入式系统硬件部分嵌入式系统软件部分如人的大脑，决定了硬件的操作模式。通过良好的操作系统以及应用程序，把硬件功能发挥到极至。如人的手、脚、神经等部位，决定了嵌入式系统的先天功能。如运算能力和I/O接口等。nRISC和CISC结构n冯诺依曼体系结构和哈佛体系结构n流水线n超标量及高速缓存 n总线n高速输入输出接口n输入输出设备n存储器嵌入式系统硬件基础CISC和RISCCISCC

2、ISC：复杂指令集（：复杂指令集（Complex Instruction Set ComputerComplex Instruction Set Computer）具有大量的指令和寻址方式，指令长度可变具有大量的指令和寻址方式，指令长度可变8/28/2原则：原则：80%80%的程序只使用的程序只使用20%20%的指令的指令大多数程序只使用少量的指令就能够运行。大多数程序只使用少量的指令就能够运行。RISCRISC：精简指令集（：精简指令集（Reduced Instruction Set Computer)Reduced Instruction Set Computer)只包含最有用的指令，指令

3、长度固定只包含最有用的指令，指令长度固定确保数据通道快速执行每一条指令确保数据通道快速执行每一条指令使使CPUCPU硬件结构设计变得更为简单硬件结构设计变得更为简单CISC与RISC的数据通道IFIDREGALUMEM开始退出IFIDALUMEMREG微操作通道开始退出单通数据通道RISC：Load/Store结构CISC：寻址方式复杂CISC的背景和特点 n背景背景: : 存储资源紧缺存储资源紧缺, , 强调编译优化强调编译优化n增强指令功能，设置一些功能复杂的指令，把一些增强指令功能，设置一些功能复杂的指令，把一些原来由软件实现的、常用的功能改用硬件的（微程原来由软件实现的、常用的功能改用

4、硬件的（微程序）指令系统来实现序）指令系统来实现n为节省存储空间，强调高代码密度，指令格式不固为节省存储空间，强调高代码密度，指令格式不固定，指令可长可短，操作数可多可少定，指令可长可短，操作数可多可少n寻址方式复杂多样，操作数可来自寄存器，也可来寻址方式复杂多样，操作数可来自寄存器，也可来自存储器自存储器n采用微程序控制，执行每条指令均需完成一个微指采用微程序控制，执行每条指令均需完成一个微指令序列令序列nCPICPI（Cycles Per InstructionCycles Per Instruction） ，指令越复，指令越复杂，杂，CPICPI越大。越大。CISC的主要缺点n指令使用频

5、度不均衡。指令使用频度不均衡。n高频度使用的指令占据了绝大部分的执行时间，扩充的高频度使用的指令占据了绝大部分的执行时间，扩充的复杂指令往往是低频度指令。复杂指令往往是低频度指令。n大量复杂指令的控制逻辑不规整，不适于大量复杂指令的控制逻辑不规整，不适于VLSIVLSI工工艺艺nVLSIVLSI的出现，使单芯片处理机希望采用规整的硬联逻辑的出现，使单芯片处理机希望采用规整的硬联逻辑实现，而不希望用微程序，因为微程序的使用反而制约实现，而不希望用微程序，因为微程序的使用反而制约了速度提高。了速度提高。( (微码的存控速度比微码的存控速度比CPUCPU慢慢5-105-10倍倍) )。n软硬功能分配

6、软硬功能分配n复杂指令增加硬件的复杂度，使指令执行周期大大加长，复杂指令增加硬件的复杂度，使指令执行周期大大加长，直接访访问内存次数增多，数据重复利用率低。直接访访问内存次数增多，数据重复利用率低。n不利于先进指令级并行技术的采用不利于先进指令级并行技术的采用n流水线技术流水线技术RISC基本设计思想n减小减小CPI: CPUtime=Instr_Count CPI: CPUtime=Instr_Count * * CPI CPI * * Clock_cycleClock_cyclen精简指令集：保留最基本的精简指令集：保留最基本的, ,去掉复杂、使用频去掉复杂、使用频度不高的指令度不高的指令

7、n采用采用Load/StoreLoad/Store结构，有助于减少指令格式，结构，有助于减少指令格式，统一存储器访问方式统一存储器访问方式n采用硬接线控制代替微程序控制采用硬接线控制代替微程序控制RISC:减少指令平均执行周期数nCPUtime= Instr_Count CPUtime= Instr_Count * *CPI CPI * * Clock_cycle Clock_cyclenICICRISCRISC IC IC CISCCISC, , nCCCCRISCRISC CC CCCISCCISCnCPICPIRISCRISC CPI CPICISC CISC ， 20%20%n超标量、

8、超流水线、等系统结构，超标量、超流水线、等系统结构， 目标在于目标在于减小减小CPICPI， 可使可使CPI1CPI1CISC与RISC的对比类别类别CISCCISCRISCRISC指令系统指令系统指令数量很多指令数量很多较少，通常少于较少，通常少于100100执行时间执行时间有些指令执行时间很长，如有些指令执行时间很长，如整块的存储器内容拷贝；或整块的存储器内容拷贝；或将多个寄存器的内容拷贝到将多个寄存器的内容拷贝到存贮器存贮器没有较长执行时间的指令没有较长执行时间的指令编码长度编码长度编码长度可变，编码长度可变，1-151-15字节字节编码长度固定，通常为编码长度固定，通常为4 4个字节个

9、字节寻址方式寻址方式寻址方式多样寻址方式多样简单寻址简单寻址操作操作可以对存储器和寄存器进行可以对存储器和寄存器进行算术和逻辑操作算术和逻辑操作只能对寄存器进行算术和逻辑只能对寄存器进行算术和逻辑操作，操作，Load/StoreLoad/Store体系结构体系结构编译编译难以用优化编译器生成高效难以用优化编译器生成高效的目标代码程序的目标代码程序 采用优化编译技术，生成高效采用优化编译技术，生成高效的目标代码程序的目标代码程序 冯诺依曼体系结构指令寄存器控制器数据通道输入输出存储器程序指令0指令1指令2指令3指令4数据数据0数据1数据2CPU哈佛体系结构指令寄存器控制器数据通道输入输出CPU程

10、序存储器指令0指令1指令2数据存储器数据0数据1数据2地址指令地址数据流水线技术流水线技术流水线流水线(Pipeline)(Pipeline)技术：几条指令可以并行执行技术：几条指令可以并行执行 提高了提高了CPUCPU的运行效率的运行效率 内部信息流通畅流动内部信息流通畅流动译码取指执行add译码取指执行sub译码取指执行cmp时间AddSubCmp指令流水线以ARM为例n为增加处理器指令流的速度，ARM7 系列使用3级流水线.n允许多个操作同时处理，比逐条指令执行要快。n PC指向正被取指的指令，而非正在执行的指令FetchDecodeExecute从存储器中读取指令解码指令寄存器读（从寄

11、存器Bank）移位及ALU操作寄存器写（到寄存器Bank ）PCPCPC - 4PC-2PC - 8PC - 4ARMThumb 最佳流水线n该例中用6个时钟周期执行了6条指令n所有的操作都在寄存器中（单周期执行）n指令周期数 (CPI) = 1 操作操作周期周期 1 2 3 45 6 ADD SUB MOV AND ORR EOR CMP RSBFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteDecodeExecuteFetchDecodeFetchFetch超

12、标量执行超标量超标量(Superscalar)执行：超标量执行：超标量CPU采用多条流水线结构采用多条流水线结构 执行1取指指令译码2译码1执行2执行1取指译码2译码1执行2流水线1流水线2数据回写高速缓存（CACHE）1 1、为什么采用高速缓存、为什么采用高速缓存 微处理器的时钟频率比内存速度提高快得多，高速缓存可以微处理器的时钟频率比内存速度提高快得多，高速缓存可以提高内存的平均性能。提高内存的平均性能。2 2、高速缓存的工作原理、高速缓存的工作原理 高速缓存是一种小型、快速的存储器，它保存部分主存内高速缓存是一种小型、快速的存储器，它保存部分主存内容的拷贝。容的拷贝。 CPU高速缓存控制

13、器CACHE主存数据数据地址总线和总线桥CPU低速设备桥数据高速总线存储器高速设备键盘低速总线ARM公司提出的AMBA总线标准总线n总线的主要参数有总线的主要参数有n总线的带宽总线的带宽n总线的位宽总线的位宽n总线的工作时钟频率总线的工作时钟频率总线机制n微处理器（微处理器（CPUCPU）是嵌入式系统硬件平台的核心构）是嵌入式系统硬件平台的核心构件，但不是全部。按照冯件，但不是全部。按照冯诺依曼体系结构思想，诺依曼体系结构思想，计算机的硬件是由计算机的硬件是由CPUCPU、存储器和、存储器和I/OI/O设备三部分组设备三部分组成的。总线是把成的。总线是把CPUCPU与存储器、与存储器、I/OI

14、/O设备相连接的信设备相连接的信息通道，但总线并不仅仅指的是一束信号线，而应息通道，但总线并不仅仅指的是一束信号线，而应包含相应的通信协议。按照使用场合的不同，总线包含相应的通信协议。按照使用场合的不同，总线分成芯片级总线（分成芯片级总线（CPUCPU总线）、板卡级总线（内总总线）、板卡级总线（内总线）和系统级总线（外总线）。线）和系统级总线（外总线）。ISAnIBM IBM 公司于公司于1981 1981 年推出的基于年推出的基于8 8 位机位机PC/XT PC/XT 的总线，称为的总线，称为PC PC 总线。总线。nIBM IBM 公司于公司于1984 1984 年推出了年推出了16 16

15、 位位PC PC 机机PC/ATPC/AT，其总线称为其总线称为AT AT 总线。总线。 （ISAISA总线时钟频率：总线时钟频率：6.66MHZ6.66MHZ至至 26.66MHZ 26.66MHZ ，典型，典型8MHz8MHz）nEISAEISA总线，总线，3232位位PCIn1991 1991 年下半年，年下半年，Intel Intel 公司首先提出了公司首先提出了PCI PCI 的概念。的概念。nIntelIntel联合联合IBMIBM、CompaqCompaq、ASTAST、HPHP、DEC DEC 等等100 100 多家公司成立了多家公司成立了PCI PCI 集团，其英文全称集团

16、，其英文全称为：为：Peripheral Component Interconnect Peripheral Component Interconnect Special Interest Group(Special Interest Group(外围部件互连专外围部件互连专业组业组) )，简称，简称PCISIGPCISIG。n9393年发布年发布PCI2.0PCI2.0，3232位，位，33MHz33MHz。5 5个以上个以上PCIPCI插槽插槽n9090年代后期，年代后期，PCI-XPCI-X，6464位位/66MHz/66MHzCPCInCPCICPCI（Compact PCICompa

17、ct PCI）nPICMGPICMG协会于协会于19941994提出来的一种总线接口标准，提出来的一种总线接口标准，面向嵌入式设备面向嵌入式设备n与与PCIPCI完全兼容完全兼容n高可靠性（高可靠性（99.999%99.999%）、低价位）、低价位n热插拔（热插拔（hot swaphot swap）PC104nPC104PC104是一种专门为嵌入式控制而定义的工是一种专门为嵌入式控制而定义的工业控制总线，实质上就是一种紧凑型的业控制总线，实质上就是一种紧凑型的IEEE-P996IEEE-P996（ISAISA）。）。nPC104 PC104 有两个版本，有两个版本，8 8 位和位和16 16

18、位，分别与位，分别与PC PC 和和PC/AT PC/AT 相对应。相对应。PC104PLUS PC104PLUS 则与则与PCIPCI总总线相对应。线相对应。I2CnPHILIPS 开发了一种用于内部IC控制的简单的双向两线串行总线I2C(Inter-Integrated Circuit )n最高速率100Kbps，25英尺，最多可支持40个设备数据线时钟线CAN（Controller Area Network）n8080年代末，由德国年代末，由德国BoschBosch公司最先提出公司最先提出n被设计作为汽车环境中的微控制器通讯，在车载各被设计作为汽车环境中的微控制器通讯，在车载各电子控制装

19、置电子控制装置ECU ECU 之间交换信息，形成汽车电子控之间交换信息，形成汽车电子控制网络。制网络。n发动机管理系统、变速箱控制器、仪表装备、电子发动机管理系统、变速箱控制器、仪表装备、电子主干系统中，均嵌入主干系统中，均嵌入CAN CAN 控制装置。控制装置。n使用使用CSMA/CDCSMA/CD协议协议n4040米以内，米以内，1Mbps1Mbps；10Km10Km，5Kbps5Kbps；理论上可以支持；理论上可以支持无限多个设备无限多个设备n可靠性高，误码率为可靠性高，误码率为1010-11-11n抗电磁干扰性强抗电磁干扰性强USB（Universal Serial Bus ）nIBMIBM、CompaqCompaq、NortelNortel、NECNEC、IntelIntel以及以及MicrosoftMicrosoft联合联合n距离距离5 5 米，米，Hub30Hub100 专用工具（表面安装设备SMD ）装卸 高频线路使用、可靠性高，封装面积小芯片封装知识简介LQFP(low profile quad flat package)薄型薄型QFP封装本体厚度为1.4mm。芯片封装知识简介n引脚网格阵列（Pi