第02章 存储器

1、第第2章章 存储器存储器 2.1 存储器概述存储器概述2.2 随机存取存储器随机存取存储器2.3 只读存储器只读存储器2.4 存储器的扩展存储器的扩展2.1 存储器概述存储器概述2.1.1 计算机中的存储器计算机中的存储器计算机中的存储器由计算机中的存储器由两部分组成两部分组成: 一类是位于一类是位于“主机主机”内部的存储器，简称内部的存储器，简称“主存主存”，由半导，由半导体器件构成。它的主要特性是体器件构成。它的主要特性是“随机存取随机存取”。 现代计算机为了提高运行速度，在主存和现代计算机为了提高运行速度，在主存和CPU之间增设了容之间增设了容量小、速度快的高速缓冲存储器（量小、速度快的

2、高速缓冲存储器（cache）。在这样的系统中，）。在这样的系统中，cache和主存构成内存。在没有和主存构成内存。在没有cache的系统中，主存也称为的系统中，主存也称为内存。内存。 另一部分是另一部分是辅助存储器辅助存储器，也称为外部存储器，简称，也称为外部存储器，简称“辅存辅存”或或“外存外存”。辅存的。辅存的重要特征重要特征是是CPU只能以只能以“块块”为单位访为单位访问这类存储器，在电源关闭后，辅存中的信息仍然可以长期问这类存储器，在电源关闭后，辅存中的信息仍然可以长期保存。保存。2.1.2 半导体存储器的分类与性能指标半导体存储器的分类与性能指标1. 半导体存储器分类半导体存储器分类

3、微型计算机系统普遍采用半导体存储器作为内存。微型计算机系统普遍采用半导体存储器作为内存。按制造工艺按制造工艺: 双极型双极型( (速度快，耗电多）速度快，耗电多） MOS型（速度稍慢，耗电少）型（速度稍慢，耗电少）按功能划分：按功能划分： 随机存取存储器随机存取存储器RAM（Radom Access Memory） 和只读存储器和只读存储器ROM（Read Only Memory）近年来出现了新型的近年来出现了新型的“闪速存储器闪速存储器”(Flash Memory)等新型存储器件。等新型存储器件。表表2-1 半导体存储器的分类半导体存储器的分类静态RAM（SRAM）动态RAM（DRAM）掩膜

4、型ROM（MROM）可编程ROM（PROM）紫外线可擦除可编程ROM（EPROM）电可擦除可编程ROM（EEPROM）类 别 可读 可写存 储 器 名主 要 用 途RAMROM易失性闪速存储器（Flash memory）Flashmemory小规模计算机系统内存， Cache计算机主存储器（“内存条”）大批量固定的程序与数据小批量固定使用程序数据可不定期更新的程序与数据（主板BIOS）可不定期更新的程序与数据(主板BIOS)便携设备存储器，可随时更新的程序数据RAM(随机读写存储器随机读写存储器)： 信息可以按地址读出，也可以按地址写入；信息可以按地址读出，也可以按地址写入； 具有易失性。具有

5、易失性。RAM分为分为SRAM（静态）静态）和和DRAM（动态）动态）两类两类: SRAM读写速度快，但是集成度低，容量小，主要用作读写速度快，但是集成度低，容量小，主要用作Cache或小系统的内存储器。或小系统的内存储器。 DRAM靠靠MOS管极间电容存储电荷的多少决定信息是管极间电容存储电荷的多少决定信息是0还是还是1，由于漏电流的存在，需要定时进行重新写入，由于漏电流的存在，需要定时进行重新写入，这一操作称为这一操作称为“刷新刷新”。 动态动态RAM读写速度慢于静态读写速度慢于静态RAM，但是它的集成密度但是它的集成密度高，单片容量大，现代微型计算机的高，单片容量大，现代微型计算机的“主

6、存主存”均由均由DRAM构成。构成。ROM的特点：的特点： 信息只能读出，不能写入信息只能读出，不能写入 具有具有“非易失性非易失性” ” ，掉电后内容不会丢失，掉电后内容不会丢失 用于存放固定不变的程序或重要参数用于存放固定不变的程序或重要参数 ROM包括包括: 掩膜掩膜ROM PROM EPROM EEPROM（E2PROM）等等2. 半导体存储器的技术指标半导体存储器的技术指标衡量半导体存储器的性能指标有很多，其中最衡量半导体存储器的性能指标有很多，其中最重要的是存储器的重要的是存储器的存取速度存取速度和和存储容量存储容量。（1）半导体存储器的存储容量）半导体存储器的存储容量电子计算机内

7、，信息的最小表示单位是一个二进制电子计算机内，信息的最小表示单位是一个二进制“位位（bit）”，它可以存储一个二进制它可以存储一个二进制“0”或者或者“1”。CPU访问存储器的最小单位是访问存储器的最小单位是8位二进制数组成的位二进制数组成的“字节字节（Byte）”。每个每个“字节字节”有一个顺序编号，称为有一个顺序编号，称为“地地址址”。每一个存储芯片或芯片组能够存储的二进制位数或者所包每一个存储芯片或芯片组能够存储的二进制位数或者所包含的字节总数就是它的含的字节总数就是它的“存储容量存储容量”。计量单位计量单位KB（千字节）、千字节）、MB（兆字节）、兆字节）、GB（吉字节）吉字节）和和T

8、B（太字节）的相互关系：太字节）的相互关系： 1KB210字节字节1024字节；字节； 1MB210 KB1024 KB； 1GB210 MB=1024 MB； 1TB210 GB=1024 GB。 半导体存储器芯片容量取决于存储单元的个数和每个单元半导体存储器芯片容量取决于存储单元的个数和每个单元包含的位数。存储容量可以用下面的式子表示：包含的位数。存储容量可以用下面的式子表示：存储器容量（存储器容量（S）存储单元数（存储单元数（p）数据位数（数据位数（i）存储单元个数（存储单元个数（p）与存储器芯片的地址线条数（与存储器芯片的地址线条数（k）有有密切关系：密切关系：p=2k，或或klog2

9、（p）。）。数据位数数据位数i一般等于芯一般等于芯片数据线的根数。存储芯片的容量（片数据线的根数。存储芯片的容量（S）与地址线条数与地址线条数（k）、）、数据线的位数（数据线的位数（i）之间的关系因此可表示为：之间的关系因此可表示为：S2ki例如例如，一个存储芯片容量为，一个存储芯片容量为20488，说明它有，说明它有8条数据线，条数据线，2048个单元，地址线的条数为个单元，地址线的条数为klog2（2048）log2（211）11。再如一个存储芯片有再如一个存储芯片有20条地址线和条地址线和4条数据线，那条数据线，那么，它的单元数为么，它的单元数为2201M，容量为容量为1M4（4兆位）。

10、兆位）。 （2）存取时间）存取时间存取时间存取时间是指是指CPU访问一次存储器（写入或读出）所需访问一次存储器（写入或读出）所需的时间。的时间。存储周期存储周期则是指连续两次访问存储器之间所需的最小时间，则是指连续两次访问存储器之间所需的最小时间，存储周期等于存取时间加上存储器的恢复时间。现在存储存储周期等于存取时间加上存储器的恢复时间。现在存储器的存取时间通常以器的存取时间通常以纳秒（纳秒（ns）为单位。秒（为单位。秒（s）、）、毫秒毫秒（ms）、）、微秒（微秒（s）和纳秒（和纳秒（ns）之间的换算关系为：之间的换算关系为： 1 s103 ms1000 ms；l ms103 s1000 s；

11、 1s103 ns1000 ns； 存储周期为存储周期为0.1ms表示每秒钟可以存取表示每秒钟可以存取l万次，万次，10ns意味着意味着每秒钟存取每秒钟存取1亿次。存取时间越小，速度越快。亿次。存取时间越小，速度越快。（3）可靠性）可靠性内存发生的任何错误都会使计算机不能正常工作。内存发生的任何错误都会使计算机不能正常工作。存储器的可靠性取决于构成存储器的可靠性取决于构成存储器的芯片存储器的芯片、配件配件质量质量及及组装技术组装技术。（4）功耗）功耗使用低功耗存储器芯片构成存储系统不仅可以减使用低功耗存储器芯片构成存储系统不仅可以减少对电源容量的要求，而且还可以减少发热量，少对电源容量的要求，

12、而且还可以减少发热量，提高存储系统的稳定性。提高存储系统的稳定性。 2.2 随机存取存储器（随机存取存储器（RAM） 随机存储器（随机存储器（RAM）用来存放当前运行的程序、用来存放当前运行的程序、各种输入输出数据、运算中间结果等，各种输入输出数据、运算中间结果等， 存储的内容既可随时读出，也可随时写入存储的内容既可随时读出，也可随时写入 掉电后内容会全部丢失。掉电后内容会全部丢失。1.SRAM工作原理工作原理静态静态RAM的的8管基本存储电路管基本存储电路:上半部分上半部分是基本存储单元，用是基本存储单元，用来存储来存储1位二进制信息位二进制信息0和和1。下半部分下半部分是读写逻辑，门电路是

13、读写逻辑，门电路控制数据信号输入控制数据信号输入/输出。输出。 需要访问该存储电路时，使行线需要访问该存储电路时，使行线X和列线和列线Y同时有效（高电平），这同时有效（高电平），这时时T5和和T6以及以及T7和和T8这这4只管子同只管子同时导通。时导通。T1T3T2T4T5T6ABDVcc行 线列 线T7T8D2.2.1 2.2.1 静态随机存取存储器（静态随机存取存储器（SRAMSRAM）图图2-1 MOS型静态存储单元型静态存储单元T1T3T2T4T5T6ABDVcc行 线列 线T7T8D单元存储电路工作原理：单元存储电路工作原理：1。T3, T4两个两个MOS管持续导通，用作管持续导通，

14、用作“负载电阻负载电阻”；2。T1, T2两个两个MOS管管“背靠背背靠背”连接，它们的状态相反；连接，它们的状态相反；3。由。由T1,T2,T3,T4组成的存储电路有两种稳定状态：组成的存储电路有两种稳定状态： Q1=1, Q2=0: 记为状态记为状态0 Q1=0, Q2=1:记为状态记为状态14。没有外来信号影响时，存储电路的状态保持不变；没有外来信号影响时，存储电路的状态保持不变；5。(T5, T7), (T6, T8)控制单元存储电路与外部的连通，控制单元存储电路与外部的连通， 它们受行线它们受行线X和列线和列线Y控制。控制。（1）写数据）写数据在写控制信号有效的情况下，在写控制信号有

15、效的情况下，A和和B两个三态门打开；读两个三态门打开；读信号无效，信号无效，C门关闭。门关闭。写写l时，数据线上为时，数据线上为“1”：“1”B T8 T6 Q2“1”A(=0) T7 T5 Q1基本存储单元基本存储单元Q2处稳定为处稳定为1，而，而Q1稳定为稳定为0。同理当写同理当写0后，后，Q2为为0，Q1为为1，也是稳定的。，也是稳定的。（2）读数据）读数据读数据时，读控制信号有效，写控制信号无效。此时，读数据时，读控制信号有效，写控制信号无效。此时，A和和B关闭，关闭，C门打开。门打开。Q2T6 T8 C 数据线：数据线：如果原存的信息为如果原存的信息为l，则读出则读出1，否则读出，否

16、则读出0。静态存储器用双稳态触发器存储信息，一旦电压消失，原静态存储器用双稳态触发器存储信息，一旦电压消失，原存储的状态同时消失，再次上电时，原来的信息不能恢复。存储的状态同时消失，再次上电时，原来的信息不能恢复。SRAM最大的最大的弱点弱点就是信息的易失性。就是信息的易失性。工作时间工作时间T1, T2总有一路饱和导通，因此总有一路饱和导通，因此SRAM耗电多。耗电多。一个一个SRAM芯片由上述许多基本存储单元组成。除了芯片由上述许多基本存储单元组成。除了地址、数据线引脚外，地址、数据线引脚外，SRAM芯片还应有芯片还应有23根控制根控制信号引脚。信号引脚。读写控制线一般标注为读写控制线一般

17、标注为R/W#或或WR#。另一根控制信号称为另一根控制信号称为“片选信号片选信号”，标注为，标注为CE#或或CS#。 “片选信号片选信号” 信号由地址译码电路产生信号由地址译码电路产生。2. SRAM的典型芯片的典型芯片典型的典型的SRAM芯片有：芯片有：1K4位的位的2114、2K8位的位的6116、8K8位的位的6264、16K8位的位的62128、32K8位的位的62256、 64K8位的位的62512128K8位（位（1M位）的位）的HM628128512K8位（位（4M位）的位）的HM628512等。等。图图2-3所示的是所示的是SRAM芯片芯片6264的引脚。各控制信号的引脚。各控

18、制信号的配合如表的配合如表2-1。6264的的CS2控制引脚，平时接高电平，可以用来进行控制引脚，平时接高电平，可以用来进行掉电保护掉电保护。当。当CS2电压降至电压降至0.2V，只需要向该引脚提只需要向该引脚提供供2uA的电流，在的电流，在VCC2V时，该芯片进入掉电保护时，该芯片进入掉电保护状态。状态。图图2-2 6264的引脚的引脚3. SRAM芯片与系统的连接芯片与系统的连接一个存储芯片内各个存储单元的高位地址是相同的，一个存储芯片内各个存储单元的高位地址是相同的，它决定了这个芯片在整个内存中占据的地址范围。它决定了这个芯片在整个内存中占据的地址范围。所以，芯片的所以，芯片的选片信号应

19、该由高位地址译码产生选片信号应该由高位地址译码产生。芯片内部存储单元的选择由低位地址决定，通过芯芯片内部存储单元的选择由低位地址决定，通过芯片的地址引脚输入。它们可以理解为片的地址引脚输入。它们可以理解为“片内相对地片内相对地址址”。存储器的地址译码有存储器的地址译码有两种方式两种方式：全地址译码和部份：全地址译码和部份地址译码。地址译码。（1）全地址译码）全地址译码 所谓全地址译码，就是连接存储器时要使用全部所谓全地址译码，就是连接存储器时要使用全部20位地位地址信号，所有的高位地址都要参加译码。址信号，所有的高位地址都要参加译码。图图2-3是一片是一片SRAM 6264与系统总线的连接。该

20、与系统总线的连接。该6264芯片芯片的地址范围为的地址范围为1E000H1FFFFH （低低13位可以是全位可以是全0到全到全1之间的任何一个值）。改变译码电路的连接方式可以改之间的任何一个值）。改变译码电路的连接方式可以改变这个芯片的地址范围。变这个芯片的地址范围。译码电路构成方法很多译码电路构成方法很多，可以利用基本逻辑门电路构成，可以利用基本逻辑门电路构成，也可以利用集成的译码器芯片或可编程芯片组成。也可以利用集成的译码器芯片或可编程芯片组成。图2-3 6264的全地址译码连接&A19A18A17A16A15A14A1311D0D7D0D7A0A12A0A12MEMWWEMEMR

21、OE&CS1CS2+5V6264系统总线系统总线（2）部份地址译码）部份地址译码部份地址译码就是只有部份高位地址参与存储器的地址译码。部份地址译码就是只有部份高位地址参与存储器的地址译码。 图图2-4就是一个部份地址译码的例子。该就是一个部份地址译码的例子。该6264芯片被同时芯片被同时映射到了以下几组内存空间中：映射到了以下几组内存空间中：F4000HF5FFFH； F6000HF7FFFH；FC000HFDFFFH；FE000HFFFFFH； 该芯片占据了该芯片占据了4个个8KB的内存空间。对这个的内存空间。对这个6264芯片进行芯片进行存取时，可以使用以上存取时，可以使用以上4个

22、地址范围的任一个。个地址范围的任一个。图图2-4 6264的部分地址译码连接的部分地址译码连接&A19A18A17A16A15A14A13D0D7D0D7A0A12A0A12MEMWWEMEMROECS1CS2+5V6264系统总线系统总线 6264芯片本身只有芯片本身只有8KB的存储容量，为什么会出现的存储容量，为什么会出现这种情况呢？其这种情况呢？其原因原因就在于高位地址信号没有全部参就在于高位地址信号没有全部参加地址译码。加地址译码。A15和和A13分别为分别为00、01、10、11这这4种种组合时，组合时， 6264这个这个8KB存储芯片分别被映射到上面存储芯片分别被映射到上面

23、列出的四个列出的四个8KB的地址空间。的地址空间。 可见可见，采用部份地址译码会重复占用地址空间。，采用部份地址译码会重复占用地址空间。 部份地址译码使芯片重复占用地址空间，破坏了地址部份地址译码使芯片重复占用地址空间，破坏了地址空间的连续性，减小了总的可用存储地址空间。空间的连续性，减小了总的可用存储地址空间。优点优点是译码器的构成比较简单，主要用于小型系统中。是译码器的构成比较简单，主要用于小型系统中。2.2.2 动态随机存取存储器（动态随机存取存储器（DRAM）1. DRAM工作原理工作原理动态随机存储器（动态随机存储器（DRAM）的基本单元电路可以采用的基本单元电路可以采用4管管电路或

24、单管电路。由于单管电路元件数量少，芯片集成电路或单管电路。由于单管电路元件数量少，芯片集成度高，所以被普遍使用。度高，所以被普遍使用。DRAM芯片集成度高、价格低，微型计算机内存储器几芯片集成度高、价格低，微型计算机内存储器几乎毫无例外地都是由乎毫无例外地都是由DRAM组成。组成。 单管动态存储单元电路如图单管动态存储单元电路如图2-5，它由一个，它由一个MOS管管T1和一个电容和一个电容C构成。构成。写入写入“1”对电容充电，写入对电容充电，写入“0”则对电容放电。则对电容放电。读出时，根据位线上有无电流可知存储的信息是读出时，根据位线上有无电流可知存储的信息是“1”还是还是“0”。字选择线

25、的信号由字选择线的信号由“片内地址片内地址”译码得到。译码得到。图图2-5 单管动态存储电路单管动态存储电路2. DRAM芯片介绍芯片介绍DRAM芯片把片内地址划分为芯片把片内地址划分为“行地址行地址”和和“列地列地址址”两组，分时从它的地址引脚输入。所以，两组，分时从它的地址引脚输入。所以，DRAM芯片地址引脚只有它内部地址线的一半。芯片地址引脚只有它内部地址线的一半。常用常用DRAM芯片有：芯片有：256K1位的位的41256、64K1位位4164、1Ml位的位的21010、 256K4位的位的21014、4M1位的位的21040大容量的大容量的16M16位、位、64M4位位 32M8位等

26、位等 动态存储器芯片动态存储器芯片2164A(64K1) 2164A是容量为是容量为64K1位的动态随机存储器芯片，其位的动态随机存储器芯片，其外部引脚如图外部引脚如图2-6。 根据根据2164A的容量，它有的容量，它有8条分时使用的地址线条分时使用的地址线A7A0（log2（64K）/2）。）。 它的数据线有二根：用于输入的它的数据线有二根：用于输入的Din和用于输出的和用于输出的Dout。 图图2-6 2164A的引脚的引脚 2164A内部结构可参考图内部结构可参考图2-7，RAS#为行地址选通信为行地址选通信号，它有效时，从地址引脚输入号，它有效时，从地址引脚输入“行地址行地址”信号，这

27、信号，这些地址被锁存到芯片内的些地址被锁存到芯片内的“行地址锁存器行地址锁存器”CAS#为列地址选通信号，它有效时，从地址引脚输为列地址选通信号，它有效时，从地址引脚输入入“列地址列地址”信号，这些地址被锁存到芯片内的信号，这些地址被锁存到芯片内的“列列地址锁存器地址锁存器”。写信号有效时写信号有效时（低电平）进行写入操作，（低电平）进行写入操作，Din上的信上的信号经过输入缓冲器号经过输入缓冲器写入写入被选中的单元；被选中的单元；写控制信号无效写控制信号无效（高电平）表示读操作，被选中单元（高电平）表示读操作，被选中单元的数据经过的数据经过输出输出缓冲器出现在缓冲器出现在Dout线上。线上。

28、译码器译码器RAM单元阵列 256256门电路输入输出缓冲器行地址缓冲与锁存器列地址缓冲与锁存器时钟发生A7 A0256条256条DIN DOUTCAS(列) RAS(行)WE图图2-7 DRAM内部结构内部结构3. DRAM芯片的读写过程芯片的读写过程（1）数据读出）数据读出数据的读出时序如图数据的读出时序如图2-8。（2）数据写入）数据写入数据写入与读出的过程基本类似（图数据写入与读出的过程基本类似（图2-9），），区别区别是是送完列地址后，将送完列地址后，将WE#置为低电平，把要写入的数置为低电平，把要写入的数据从据从Din端输入。端输入。 图图2-8 DRAM数据读出时序数据读出时序图

29、图2-9 DRAM数据写入时序数据写入时序（3）刷新）刷新DRAM芯片靠电容储存信息，由于存在漏电流，时间长了，芯片靠电容储存信息，由于存在漏电流，时间长了，所存放的信息会丢失。因此，所存放的信息会丢失。因此，DRAM必须对它所存储的信必须对它所存储的信息定时进行刷新。息定时进行刷新。DRAM芯片的刷新时序如下页图。刷新时，给芯片加上行芯片的刷新时序如下页图。刷新时，给芯片加上行地址并使行选信号有效，列选信号无效，芯片内部刷新电地址并使行选信号有效，列选信号无效，芯片内部刷新电路将选中行所有单元的信息进行刷新（路将选中行所有单元的信息进行刷新（对原来为对原来为“1”的电的电容补充电荷，原来为容

30、补充电荷，原来为“0”的则保持不变的则保持不变）。由于）。由于CAS#无无效，刷新时位线上的信息不会送到数据总线上。效，刷新时位线上的信息不会送到数据总线上。DRAM要求每隔要求每隔28ms刷新一遍，这个时间称为刷新一遍，这个时间称为刷新周期刷新周期。 DRAM芯片的刷新时序芯片的刷新时序2.2.3 新型新型DRAM存储器存储器随着集成电路技术的飞速发展，随着集成电路技术的飞速发展，CPU的速度不断提高，的速度不断提高，这就要求用作这就要求用作“主存主存”的的DRAM具有更快的访问速度。具有更快的访问速度。新型新型DRAM存储器在需求的推动下不断推出：存储器在需求的推动下不断推出： SDRAM

31、 DDR SDRAM 双通道双通道DDR RAM DDR2/DDR3 DRAM1 . SDRAM传统传统DRAM采用采用“异步异步”的方式进行存取。这降低了系的方式进行存取。这降低了系统的性能。统的性能。 SDRAM采用同步的方式进行存取。送往采用同步的方式进行存取。送往SDRAM的地址的地址信号、数据信号、控制信号都是在一个时钟信号的上升沿信号、数据信号、控制信号都是在一个时钟信号的上升沿被采样和锁存的，被采样和锁存的，SDRAM输出的数据也在时钟的上升沿输出的数据也在时钟的上升沿锁存到芯片内部的输出寄存器。锁存到芯片内部的输出寄存器。输入地址、控制信号到数据输出所需的时钟个数可以通过输入地

32、址、控制信号到数据输出所需的时钟个数可以通过对芯片内对芯片内“方式寄存器方式寄存器”的编程来确定。的编程来确定。在在SDRAM输入了地址、控制信号，进行内部操作期间，输入了地址、控制信号，进行内部操作期间，处理器和总线主控器可以安全地处理其他任务（例如，启处理器和总线主控器可以安全地处理其他任务（例如，启动其他存储体的读操作），而无需简单等待，从而提高了动其他存储体的读操作），而无需简单等待，从而提高了系统的性能。系统的性能。 SDRAM芯片还采用一种芯片还采用一种“突发总线模式突发总线模式”进行读写进行读写操作，进一步提高了读写速度。操作，进一步提高了读写速度。SDRAM芯片基于双存储体结构

33、，内含两个交错的存芯片基于双存储体结构，内含两个交错的存储阵列，通过两个存储阵列的紧密切换，读数据效率储阵列，通过两个存储阵列的紧密切换，读数据效率得到成倍提高。得到成倍提高。它的工作电压为一般为它的工作电压为一般为3.5V，其接口多为其接口多为168线的线的DIMM类型。类型。SDRAM的时钟频率早期为的时钟频率早期为66MHz，目前常见目前常见133MHz、150MHz。由于它以由于它以64位的宽度（位的宽度（8Byte）进行读写，单位时间内理论上的数据流量峰值（带宽）进行读写，单位时间内理论上的数据流量峰值（带宽）已经达到已经达到1.2GB/S（ 8Byte150MHz）。）。 2 .

34、DDR SDRAMDDR（Double Data Rate）SDRAM（双倍数据速率同步内双倍数据速率同步内存），是由存），是由SDRAM发展出来的新技术。原来的发展出来的新技术。原来的SDRAM对对应被称为应被称为SDR SDRAM（单倍数据速率同步内存）。单倍数据速率同步内存）。DDR与与SDR相比有相比有两个不同点两个不同点： 使用了更多、更先进的同步电路；使用了更多、更先进的同步电路； 使用使用Delay-Locked Loop（DLL，锁相环）提供一个数据锁相环）提供一个数据滤波信号。滤波信号。SDR只在时钟脉冲的上沿进行一次数据写或读操作，而只在时钟脉冲的上沿进行一次数据写或读操作

35、，而DDR不仅在时钟上沿进行操作，在时钟脉冲的下沿还可不仅在时钟上沿进行操作，在时钟脉冲的下沿还可以进行一次对等的操作（写或读）。这样，理论上以进行一次对等的操作（写或读）。这样，理论上DDR的数据传输能力就比同频率的的数据传输能力就比同频率的SDRAM提高一倍。提高一倍。假设系统假设系统FSB（Front Side Bus）的频率是的频率是100MHz，DDR的工作频率可以倍增为的工作频率可以倍增为200 MHz，带宽也倍增为带宽也倍增为1.6 GByte /S （8 Byte100MHz2）。）。 DDR SDRAM的速度在不断提高，由的速度在不断提高，由DDR 200，到目到目前常见的前

36、常见的DDR 333，还在向更高发展还在向更高发展(DDR 500)。其。其内存的带宽也由内存的带宽也由1.6 GByte /S发展到发展到3.2 GByte /S。通常说的通常说的DDR PC1600、DDR PC2100、DDR PC3200.，就是指就是指DDR200、DDR266、DDR400等。等。前者以前者以“数据带宽数据带宽”标注，后者是它的工作频率。标注，后者是它的工作频率。 DDR2/DDR3 DRAMDDR2 DRAM是在是在DDR DRAM基础上发展而来的新基础上发展而来的新一代动态存储器。与一代动态存储器。与DDR DRAM相比，通过锁相技相比，通过锁相技术，可以在一个

37、时钟周期内传输术，可以在一个时钟周期内传输4次数据。采用次数据。采用100MHz核心频率时，实现了核心频率时，实现了400MHz的实际频率，的实际频率，单 通 道 数 据 吞 吐 量 因 此 可 以 达 到单 通 道 数 据 吞 吐 量 因 此 可 以 达 到8B400MHz=3.2GBps。由于核心频率没有提高，。由于核心频率没有提高，DDR2 DRAM可以更好的实现低电压、低散热、高可以更好的实现低电压、低散热、高数据吞吐量的目标。数据吞吐量的目标。为了保证传输的稳定流畅，减少电器干扰与数据冲突，为了保证传输的稳定流畅，减少电器干扰与数据冲突，DDR2采用了略大于采用了略大于DDR的延迟（

38、的延迟（CL）设定，因此）设定，因此DDR2 400MHz的实际性能略低于的实际性能略低于DDR 400MHz，不，不过随着高性能、低延迟设定过随着高性能、低延迟设定DDR2 DRAM的出现，其的出现，其性能一定会超过性能一定会超过DDR DRAM。 Intel 915 Express芯片组支持芯片组支持DDR2新型内存。新型内存。 DDR2内存的工作频率目前为内存的工作频率目前为533MHz/400MHz，采用，采用200、220、240针脚的针脚的FBGA封装形式，与现有的封装形式，与现有的DDR内存不兼容。内存不兼容。目前，采用目前，采用8位位“预读预读”技术的技术的DDR3内存已经面世

39、内存已经面世并投入使用，它的数据传送频率是外部频率的并投入使用，它的数据传送频率是外部频率的8倍，倍，有效地支持了微型计算机整体性能提高。有效地支持了微型计算机整体性能提高。3 . 双通道双通道 DDR RAM随着随着800MHz前端总线的前端总线的P4处理器的推出，处理器对处理器的推出，处理器对内存系统的带宽要求越来越高，内存带宽成为系统最内存系统的带宽要求越来越高，内存带宽成为系统最大的瓶颈。大的瓶颈。双通道内存体系包含了两个独立的、具备互补性的双通道内存体系包含了两个独立的、具备互补性的64位智能内存控制器，两个内存控制器能够在彼此间零位智能内存控制器，两个内存控制器能够在彼此间零等待时

40、间的情况下同时运作，形成等待时间的情况下同时运作，形成128位宽度的内存位宽度的内存数据通道，使内存的带宽翻了一番。数据通道，使内存的带宽翻了一番。采用采用i865和和i875以上芯片组的主板支持双通道以上芯片组的主板支持双通道DDR内内存，它们大都具有存，它们大都具有4个个DIMM插槽，每两个一组，每插槽，每两个一组，每一组代表一个内存通道，只有当两组通道上都同时安一组代表一个内存通道，只有当两组通道上都同时安装了内存时，才能使内存工作在双通道模式下。装了内存时，才能使内存工作在双通道模式下。 从理论指标体系来看，双通道从理论指标体系来看，双通道DDR 400的理论带宽是的理论带宽是6.4G

41、Bps，和英特尔的前端总线为，和英特尔的前端总线为800MHz的的P4处理处理器及器及i865、i875芯片组实现最佳匹配。芯片组实现最佳匹配。 双通道内存技术的理论值虽然非常诱人，但在实际应双通道内存技术的理论值虽然非常诱人，但在实际应用中，整机的性能并不能比使用单通道用中，整机的性能并不能比使用单通道DDR内存的整内存的整机高一倍，因为毕竟系统性能瓶颈不仅仅是内存。从机高一倍，因为毕竟系统性能瓶颈不仅仅是内存。从一些测试结果可以看到，采用一些测试结果可以看到，采用128位内存通道的系统位内存通道的系统性能比采用性能比采用64位内存通道的系统整体性能高出位内存通道的系统整体性能高出3%5%，

42、最高的可以获得，最高的可以获得15%18%的性能提升。的性能提升。第二代第二代Intel CORE i7微处理器还可以使用三通道的微处理器还可以使用三通道的DDR3存储器。存储器。2.3 只读存储器只读存储器 只读存储器（只读存储器（ROM）具有掉电后信息不会具有掉电后信息不会丢失的特点（非易失性），弥补了读写存储器丢失的特点（非易失性），弥补了读写存储器（RAM）性能上的不足，因此成为微型计算机性能上的不足，因此成为微型计算机的一个重要部件。的一个重要部件。 2.3.1 掩膜型只读存储器（掩膜型只读存储器（MROM） 掩膜掩膜ROM芯片内每一个二进制位对应于一个芯片内每一个二进制位对应于一个

43、MOS管，管，该位上该位上存储的信息取决于这个存储的信息取决于这个MOS管的栅极是否被连接管的栅极是否被连接到字线上。到字线上。 栅极被栅极被连接，该单元被选中时，漏极与连接，该单元被选中时，漏极与“地地”相通，输相通，输出低电平，该位存储的信息就是出低电平，该位存储的信息就是0 栅极未连接时，尽管字线被选中，输出端与栅极未连接时，尽管字线被选中，输出端与“地地”仍然仍然不能导通，输出高电平，对应的信息为不能导通，输出高电平，对应的信息为1。 掩膜型掩膜型ROM内的信息不可改变。内的信息不可改变。 掩膜掩膜ROM芯片批量生产成本低，适合于批量大，程序和芯片批量生产成本低，适合于批量大，程序和数

44、据已经成熟且不需要修改的场合。数据已经成熟且不需要修改的场合。 字字地地址址译译码码器器00011011字线0字线0(1111)(1111)字线1字线1(1110)(1110)字线2字线2(1100)(1100)字线3字线3(1000)(1000)D3D2D1D0A1A0+E图图2-9 掩膜掩膜ROM结构示意图结构示意图2.3.2 可编程只读存储器（可编程只读存储器（PROM）可编程只读存储器可编程只读存储器PROM（Programable Read Only Memory）的基本存储单元是一只晶体管或的基本存储单元是一只晶体管或MOS管，它的管，它的每一个单元电路内串接有一段每一个单元电路内

45、串接有一段“熔丝熔丝”。芯片出厂时，所有芯片出厂时，所有“熔丝熔丝”均处于连通状态，每一个单元均处于连通状态，每一个单元存储的信息同为全存储的信息同为全“0”或全或全“1”。用户在使用该芯片时，可以根据需要，有选择地将部分单用户在使用该芯片时，可以根据需要，有选择地将部分单元电路通以较大的电流，将该电路上的元电路通以较大的电流，将该电路上的“熔丝熔丝”烧断。烧断。“熔丝熔丝”被烧断后，该位所储存的信息就由原来的被烧断后，该位所储存的信息就由原来的“0”变变为为“1”，或者，由，或者，由“1”变为变为“0”。PROM靠存储单元中的熔丝是否熔断决定信息靠存储单元中的熔丝是否熔断决定信息0和和1。一

46、旦存储单元的熔丝被烧断就不能恢复。因此，一旦存储单元的熔丝被烧断就不能恢复。因此，PROM只能写入一次。只能写入一次。有的有的PROM芯片采用芯片采用PN结击穿的方式进行编程，原结击穿的方式进行编程，原理与上述器件类似。理与上述器件类似。PROM也是一种非易失性存储器。少量使用时，它的也是一种非易失性存储器。少量使用时，它的总体成本低于掩膜总体成本低于掩膜ROM。 2.3.3 可擦除可编程只读存储器（可擦除可编程只读存储器（EPROM） 可擦除可编程只读存储器可擦除可编程只读存储器EPROM（Erasable Programable Read Only Memory）可根据用户的需求，可根据用

47、户的需求，多次写入和擦除。多次写入和擦除。图图2-10 EPROM存储原理存储原理控 制 栅（ G2）浮 空 栅（ G1）漏 极 (D)源 极 (S)(a) EPROM 存 储 元(b) 读 出 操 作(c) 写 入 0（ 编 程 ）-单 元 选 择+VD0V-+VD0VI-+VG20V读 出 1读 出 0-写 入 脉 冲单 元 选 择 EPROM基本单元的主体是有两个栅极的雪崩注入基本单元的主体是有两个栅极的雪崩注入式式MOS管（图管（图2-10a），浮空栅），浮空栅G1被二氧化硅所包围，被二氧化硅所包围，与外部没有连接。与外部没有连接。读出一个单元内容时，该单元控制栅上加正电压（图读出一个

48、单元内容时，该单元控制栅上加正电压（图2-10b）。如果浮空栅上没有电子，该）。如果浮空栅上没有电子，该MOS管导通，管导通，MOS管管有电流通过，读出有电流通过，读出“1”。如果浮空栅上积累有较多的电子，。如果浮空栅上积累有较多的电子，由于负电荷的由于负电荷的“阻挡阻挡”作用，作用，MOS管不能导通，没有电流管不能导通，没有电流通过，读出通过，读出“0”。可见，该电路的存储取决于浮空栅是否积。可见，该电路的存储取决于浮空栅是否积累了较多的电子。累了较多的电子。芯片出厂时，浮空栅上没有电子，各单元均为芯片出厂时，浮空栅上没有电子，各单元均为“1”。控 制 栅（ G 2 ）浮 空 栅（ G 1

49、）漏 极 ( D )源 极 ( S )(a ) E P R O M 存 储 元(b ) 读 出 操 作(c ) 写 入 0 （ 编 程 ）-单 元 选 择+ VD0 V-+ VD0 VI-+ VG 20 V读 出 1读 出 0-写 入 脉 冲单 元 选 择图图2-10 EPROM存储原理存储原理该芯片的上方有一个透明的石英窗。将紫外线对准该芯片的上方有一个透明的石英窗。将紫外线对准该石英窗照射一定时间（该石英窗照射一定时间（10到到15分钟），可以消除分钟），可以消除浮空栅上的电荷，使浮空栅上的电荷，使MOS管恢复到出厂时的状态，管恢复到出厂时的状态，各位均存储各位均存储“1”，这一过程称为，

50、这一过程称为“擦除擦除”。EPROM芯片出厂时片内信息为全芯片出厂时片内信息为全1。擦除后的芯片。擦除后的芯片可以使用专门的编程写入器对其重新编程（写入新可以使用专门的编程写入器对其重新编程（写入新的内容）。的内容）。存储在存储在EPROM中的内容能够长期保存达几十年之中的内容能够长期保存达几十年之久，掉电后内容不会丢失。久，掉电后内容不会丢失。 对对EPROM写入新的内容（编程）时，首先要将该芯片整体写入新的内容（编程）时，首先要将该芯片整体“擦除擦除”。需要写。需要写“1”的单元保持原状态即可。对于写的单元保持原状态即可。对于写“0”的单元，控制栅接正电压，在漏极加上一个较高电压（例如，的

51、单元，控制栅接正电压，在漏极加上一个较高电压（例如，+25V）的正脉冲（编程脉冲）。这时，）的正脉冲（编程脉冲）。这时，MOS管导通，在漏管导通，在漏极较高电压作用下，漏极极较高电压作用下，漏极-源极间产生源极间产生“雪崩雪崩”，管道中有，管道中有较多的高能电子，同时，在控制栅垂直方向正电压的作用下，较多的高能电子，同时，在控制栅垂直方向正电压的作用下，漏极漏极-源极管道的电子进入浮空栅，并在高压结束后滞留在源极管道的电子进入浮空栅，并在高压结束后滞留在浮空栅内，形成浮空栅内，形成“0”存储状态（图存储状态（图2-10c）。）。控 制 栅（ G 2 ）浮 空 栅（ G 1 ）漏 极 ( D )

52、源 极 ( S )(a ) E P R O M 存 储 元(b ) 读 出 操 作(c ) 写 入 0 （ 编 程 ）-单 元 选 择+ VD0 V-+ VD0 VI-+ VG 20 V读 出 1读 出 0-写 入 脉 冲单 元 选 择图图2-10 EPROM存储原理存储原理2.3.4 电擦除可编程只读存储器（电擦除可编程只读存储器（E2PROM） 可以在电路板上直接编程写入（在系统编程）；可以在电路板上直接编程写入（在系统编程）；允许以字节为单位擦除和重写；允许以字节为单位擦除和重写； 使用单一的使用单一的+5V电源，不需要专门的编程电源；电源，不需要专门的编程电源；写入过程中自动进行擦写，

53、但擦写时间较长，约写入过程中自动进行擦写，但擦写时间较长，约需需10ms；无需专用电路，只要按一定的时序操作即可进行无需专用电路，只要按一定的时序操作即可进行在线擦除和编程；在线擦除和编程； 1 . E2PROM存储原理存储原理EEPROM的存储元也是具有两个栅极的的存储元也是具有两个栅极的NMOS管（图管（图2-11a），控制栅），控制栅G1被二氧化硅所包围，与外部没有连被二氧化硅所包围，与外部没有连接。在接。在G1和漏极和漏极D之间有一块小面积的氧化层，厚度之间有一块小面积的氧化层，厚度极薄。极薄。(b) 读出操作(c) 抹成全“1”(d) 写入“0”-+3V-读出0读出1控制栅（G1）抹

54、去栅（G2）漏极(D)源极(S)(a) EEPROM 存储元+3V数据线数据线行选行选-T2T1T1T1T1T2T2T2T2-图图2-11 EEPROM存储原理存储原理 与与EPROM类似，该单元的存储状态也取决于浮动栅类似，该单元的存储状态也取决于浮动栅上有没有电子。不同的是：浮动栅有电子，上有没有电子。不同的是：浮动栅有电子，NMOS管截止，管截止，数据线上为数据线上为“1”；浮动栅没有电子，；浮动栅没有电子，NMOS管导通，数据管导通，数据线上为线上为“0”。(b) 读出操作(c) 抹成全“1”(d) 写入“0”-+3V-读出0读出1控制栅（G1）抹去栅（G2）漏极(D)源极(S)(a)

55、 EEPROM 存储元+3V数据线数据线行选行选-T2T1T1T1T1T2T2T2T2-图图2-11 EEPROM存储原理存储原理 擦除该单元内容时，在抹去栅擦除该单元内容时，在抹去栅G2上加上加+20V的正电压，它导致的正电压，它导致G1-D之间的小面积氧化层产生之间的小面积氧化层产生“隧道隧道”效应，电子从漏极进入浮动栅，形成效应，电子从漏极进入浮动栅，形成“1”存储状态。这也是芯片出厂时的初始状态。存储状态。这也是芯片出厂时的初始状态。(b) 读出操作(c) 抹成全“1”(d) 写入“0”-+3V-读出0读出1控制栅（G1）抹去栅（G2）漏极(D)源极(S)(a) EEPROM 存储元+

56、3V数据线数据线行选行选-T2T1T1T1T1T2T2T2T2-图图2-11 EEPROM存储原理存储原理 同样，编程仅仅对需要写入同样，编程仅仅对需要写入“0”的单元进行。的单元进行。抹去栅接地，漏极加抹去栅接地，漏极加+20V的正脉冲，在高压的作的正脉冲，在高压的作用下，浮空栅的电子从小面积氧化层流出，形成用下，浮空栅的电子从小面积氧化层流出，形成“0”状态。状态。(b) 读出操作(c) 抹成全“1”(d) 写入“0”-+3V-读出0读出1控制栅（G1）抹去栅（G2）漏极(D)源极(S)(a) EEPROM 存储元+3V数据线数据线行选行选-T2T1T1T1T1T2T2T2T2-图图2-1

57、1 EEPROM存储原理存储原理2 . E2PROM典型芯片典型芯片E2PROM的主要产品有：的主要产品有： 高压编程的高压编程的2816、2817 低压编程的低压编程的2816A、2864A和和28512 1M位以上的位以上的28010(1M位，位，128KB)、28040(4M位位)等。等。主要技术指标：主要技术指标： 读取时间读取时间120250ns 字节擦写时间字节擦写时间10ms左右左右 写入时间与字节擦写时间相当，约写入时间与字节擦写时间相当，约10ms左右。左右。 E2PROM芯片芯片NMC98C64A(容量容量8K8) （1）98C64A的引脚的引脚A0A12：地址线，用于选择

58、片内的：地址线，用于选择片内的8K个存储单元；个存储单元；D0D7：数据线；：数据线；CE#为选片信号，低电平有效。为选片信号，低电平有效。CE#0时选中该芯片。时选中该芯片。OE#为输出允许信号，为输出允许信号，CE#0，OE#0，WE#1时，时，将选中单元的数据读出。将选中单元的数据读出。WE#是写允许信号，是写允许信号，CE#0，OE#l，WE#0时，时，将数据写入指定的存储单元。将数据写入指定的存储单元。READYBUSY#是状态输出端是状态输出端:编程写入过程中，此管脚为低电平编程写入过程中，此管脚为低电平;写完后，此管脚变为高电平。写完后，此管脚变为高电平。图图2-12 98C64

59、A引脚引脚（2）98C64A的工作过程的工作过程数据读出数据读出：CE#0，OE#0，WE#1时，在时，在A0A12上给出单元地址，上给出单元地址，从选中的存储单元中将数据读出。从选中的存储单元中将数据读出。编程写入编程写入：两种方式两种方式：字节写入和自动页写入：字节写入和自动页写入字节写入方式字节写入方式:一次写入一个字节的数据一次写入一个字节的数据(CE#0，OE#1，WE#0 )。不同的芯片写入一个字节所需的时间略有不同，一般是几到不同的芯片写入一个字节所需的时间略有不同，一般是几到几十毫秒。几十毫秒。98C64A需要的时间为需要的时间为5ms，最大最大10ms。每写一个字节，要等到每

60、写一个字节，要等到READY/BUSY#端的状态由低电平变端的状态由低电平变为高电平后，才能开始下一个字节的写入。为高电平后，才能开始下一个字节的写入。也可利用该管脚的状态产生中断来通知也可利用该管脚的状态产生中断来通知CPU已写完一个字节已写完一个字节页写入方式：页写入方式：一页数据为一页数据为132个字节，这些数据在内存中连续排列；个字节，这些数据在内存中连续排列；高位地址线高位地址线A12A5用来决定访问哪一页数据（用来决定访问哪一页数据（页地址）；页地址）；低位地址低位地址A4A0用来寻址一页内所包含的一个字节；用来寻址一页内所包含的一个字节；一次写完一页，每写完一页判断一次写完一页，每写完一页判断READ