第4章 时序仿真及硬件实现_第1页
第4章 时序仿真及硬件实现_第2页
第4章 时序仿真及硬件实现_第3页
第4章 时序仿真及硬件实现_第4页
第4章 时序仿真及硬件实现_第5页
已阅读5页,还剩29页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、第第4章章 时序仿真与硬件实现时序仿真与硬件实现 4.1 VHDL程序输入与仿真测试程序输入与仿真测试 4.1.1 编辑和输入设计文件编辑和输入设计文件 新建一个文件夹。新建一个文件夹。 输入源程序。输入源程序。 4.1 VHDL程序输入与仿真测试程序输入与仿真测试 4.1.1 编辑和输入设计文件编辑和输入设计文件 新建一个文件夹。新建一个文件夹。 输入源程序。输入源程序。 文件存盘。文件存盘。 4.1 VHDL程序输入与仿真测试程序输入与仿真测试 4.1.2 创建工程创建工程 打开并建立新工程管理窗口。打开并建立新工程管理窗口。 将设计文件加入工程中。将设计文件加入工程中。 4.1 VHDL

2、程序输入与仿真测试程序输入与仿真测试 4.1.2 创建工程创建工程 选择目标芯片。选择目标芯片。 工具设置。工具设置。 结束设置。结束设置。 4.1 VHDL程序输入与仿真测试程序输入与仿真测试 4.1.3 全程编译前约束项目设置全程编译前约束项目设置 选择选择FPGA目标芯片。目标芯片。 4.1 VHDL程序输入与仿真测试程序输入与仿真测试 4.1.3 全程编译前约束项目设置全程编译前约束项目设置 选择配置器件的工作方式。选择配置器件的工作方式。 选择配置器件和编程方式。选择配置器件和编程方式。 选择目标器件引脚端口状态。选择目标器件引脚端口状态。 对双功能引脚进行设置。对双功能引脚进行设置

3、。 4.1 VHDL程序输入与仿真测试程序输入与仿真测试 4.1.4 全程综合与编译全程综合与编译 4.1 VHDL程序输入与仿真测试程序输入与仿真测试 4.1.5 仿真测试仿真测试 打开波形编辑器。打开波形编辑器。 4.1 VHDL程序输入与仿真测试程序输入与仿真测试 4.1.5 仿真测试仿真测试 设置仿真时间区域。设置仿真时间区域。 4.1 VHDL程序输入与仿真测试程序输入与仿真测试 4.1.5 仿真测试仿真测试 波形文件存盘。波形文件存盘。 将工程将工程MULT4B的端口信号节点选入波形编辑器中。的端口信号节点选入波形编辑器中。 4.1 VHDL程序输入与仿真测试程序输入与仿真测试 4

4、.1.5 仿真测试仿真测试 总线数据格式设置和参数设置。总线数据格式设置和参数设置。 4.1 VHDL程序输入与仿真测试程序输入与仿真测试 4.1.5 仿真测试仿真测试 编辑输入波形数据编辑输入波形数据(输入激励信号输入激励信号)。 4.1 VHDL程序输入与仿真测试程序输入与仿真测试 4.1.5 仿真测试仿真测试 仿真器参数设置。仿真器参数设置。 启动仿真器。启动仿真器。 观察仿真结果。观察仿真结果。 4.1.6 RTL图观察器应用图观察器应用 4.2 引脚锁定与硬件测试引脚锁定与硬件测试 4.2.1 引脚锁定引脚锁定 4.2 引脚锁定与硬件测试引脚锁定与硬件测试 4.2.1 引脚锁定引脚锁

5、定 4.2 引脚锁定与硬件测试引脚锁定与硬件测试 4.2.2 编译文件下载编译文件下载 (1)打开编程窗和配置文件。)打开编程窗和配置文件。 4.2 引脚锁定与硬件测试引脚锁定与硬件测试 4.2.2 编译文件下载编译文件下载 (2)设置编程器。)设置编程器。 (3)硬件测试。)硬件测试。 4.2 引脚锁定与硬件测试引脚锁定与硬件测试 4.2.3 JTAG间接编程模式间接编程模式 1. 将将SOF文件转化为文件转化为JTAG间接配置文件间接配置文件 4.2 引脚锁定与硬件测试引脚锁定与硬件测试 4.2.3 JTAG间接编程模式间接编程模式 1. 将将SOF文件转化为文件转化为JTAG间接配置文件

6、间接配置文件 4.2 引脚锁定与硬件测试引脚锁定与硬件测试 4.2.3 JTAG间接编程模式间接编程模式 2. 下载下载JTAG间接配置文件。间接配置文件。 4.2.4 USB-Blaster驱动程序安装方法驱动程序安装方法 4.3 电路原理图设计流程电路原理图设计流程 1. 建立原理图文件工程和仿真建立原理图文件工程和仿真 4.3 电路原理图设计流程电路原理图设计流程 1. 建立原理图文件工程和仿真建立原理图文件工程和仿真 4.3 电路原理图设计流程电路原理图设计流程 2. 将设计项目设置成可调用的元件将设计项目设置成可调用的元件 3. 设计全加器顶层文件设计全加器顶层文件 4.3 电路原理

7、图设计流程电路原理图设计流程 4. 对设计项目进行时序仿真对设计项目进行时序仿真 5. 硬件测试硬件测试 4.4 HDL版本设置及版本设置及Analysis & Synthesis功能功能 4.5 利用属性表述实现引脚锁定利用属性表述实现引脚锁定 4.6 keep属性应用属性应用 4.7 SignalProbe使用方法使用方法 1. 按常规流程完成设计仿真和硬件测试按常规流程完成设计仿真和硬件测试 2. 设置设置SignalProbe Pins 4.7 SignalProbe使用方法使用方法 3. 编译编译SignalProbe Pins测试信息并下载测试测试信息并下载测试 4.8 宏模块逻辑功能查询宏模块逻辑功能查询实实 验验 4-1多路选择器设计实验多路选择器设计实验 4-28位加法器设计

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论