模拟电路与数字电路(第2版)课件集：第章_组合逻辑电路

1、1数字逻辑电路数字逻辑电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路第第9章章 组合逻辑电路组合逻辑电路2电路任一时刻的输出状态只决定于该时刻各电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。有记忆单元，没有反馈通路。每一个输出变量是全部或部分每一个输出变量是全部或部分输入变量的函数：输入变量的函数：L1 1= =f1 1（A1 1、A2 2、Ai）L2 2= =f2 2（A1 1、A2 2、Ai） Lj= =fj（A1

2、1、A2 2、Ai） 组合逻辑电路的特点组合逻辑电路的特点39.1 9.1 组合电路的分析和设计组合电路的分析和设计分析过程一般包含分析过程一般包含3 3个步骤：个步骤：例：例：组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。9.1.1 组合电路的一般分析方法组合电路的一般分析方法根据逻辑图根据逻辑图写出表达式写出表达式并化简并化简根据表达式根据表达式列出真值表列出真值表根据真值表根据真值表分析其功能分析其功能4解：解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量中间变量P。（2）化简与变换

3、：）化简与变换：（3）由表达式列出真值表。）由表达式列出真值表。（4）分析逻辑功能）分析逻辑功能 ： 当当A、B、C三个变量不一致时，三个变量不一致时，电路输出为电路输出为“1”，所以这个电路，所以这个电路称为称为“不一致电路不一致电路”。5 设计过程的基本步骤：设计过程的基本步骤：ABCCABCBABCAL例例1 1：设计一个三人表决电路，结果按设计一个三人表决电路，结果按“少数服从多数少数服从多数”的原则决定。的原则决定。解：解：（1 1）列真值表：）列真值表： （2 2）由真值表写出逻辑表达式：）由真值表写出逻辑表达式：9.1.2 组合电路的一般设计方法组合电路的一般设计方法12346

4、（3）化简。得最简与）化简。得最简与或表达式：或表达式： （4 4）画出逻辑图。）画出逻辑图。ACBCABL如果，要求用与非门实现该逻辑电路，如果，要求用与非门实现该逻辑电路，就应将表达式转换成就应将表达式转换成与非与非与非与非表达式：表达式： 画出逻辑图如图所示。画出逻辑图如图所示。 7例例2 2：设计一个电话机信号控制电路。电路有设计一个电话机信号控制电路。电路有I0（火警）、（火警）、I1（盗（盗警）和警）和I2（日常业务）三种输入信号，通过排队电路分别从（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号输出，在同一时间

5、只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路路7400（每片含（每片含4个个2输入端与非门）实现。输入端与非门）实现。 解：解：（1）列真值表：）列真值表：（2）由真值表写出各输）由真值表写出各输出的逻辑表达式：出的逻辑表达式：8（3）根据要求，将上式转换为与非表达式：）根据要求，将上式转换为与非表达式： （4）画出逻辑图。）画出逻辑图。99.2 MSI9.2 MS

6、I构成的组合逻辑电路构成的组合逻辑电路9.2.1 自顶向下的模块化设计方法自顶向下的模块化设计方法9.2.2 编码器编码器代码信号译码编码将具有特定含义的输入代码译成将具有特定含义的输入代码译成( (转换成转换成) )相应的输出信号，以此输出信号来识别相应的输出信号，以此输出信号来识别输入的代码输入的代码. .编码：对输入信号按一定的规律编排，赋予以编码：对输入信号按一定的规律编排，赋予以一定的代码输出，即将信号一定的代码输出，即将信号代码。代码。10所谓编码就是将特定含义的输入信所谓编码就是将特定含义的输入信号（文字、号（文字、 数字、数字、 符号）转换成二进符号）转换成二进制代码的过程。实

7、现编码操作的数字电制代码的过程。实现编码操作的数字电路称为编码器。按照编码方式不同，编路称为编码器。按照编码方式不同，编码器可分为普通编码器和优先编码器码器可分为普通编码器和优先编码器; ; 按照输出代码种类的不同，可分为二进按照输出代码种类的不同，可分为二进制编码器和非二进制编码器。制编码器和非二进制编码器。9.2.2 编码器编码器11 若输入信号的个数若输入信号的个数N N与输出变量的位数与输出变量的位数n n满足满足n n, ,此电路称为二进制编码器。任何时刻只能对其中此电路称为二进制编码器。任何时刻只能对其中一个输入信息进行编码一个输入信息进行编码, , 即输入的即输入的N N个信号是

8、互相排个信号是互相排斥的斥的, , 它属于普通编码器。若编码器输入为四个信号，它属于普通编码器。若编码器输入为四个信号，输出为两位代码，则称为输出为两位代码，则称为4 4线线-2-2线编码器（或线编码器（或/ /线线编码器）编码器）1. 二进制编码器二进制编码器12 解：（解：（1）确定输入、输出变量个数）确定输入、输出变量个数: 由题意知输入为由题意知输入为I0、 I1、I2、I3四个信息，输出为四个信息，输出为Y0、Y1，当对，当对Ii编码时编码时为为1，不编码为，不编码为0，并依此按，并依此按Ii下角标的值与下角标的值与Y0、Y1二进二进制代码的值相对应进行编码。制代码的值相对应进行编码

9、。310IIY321IIYIi Y1 Y0I0I1I2I3 0 0 0 1 1 0 1 1例：例：设计一个设计一个4线线-2线的编码器。线的编码器。（）（） 化简化简（）列编码表（）列编码表（）（） 画编码器电路画编码器电路11I1I3I2Y0Y113 最常见是最常见是8421 BCD码编码码编码器，如图器，如图3.7所示。其中所示。其中, 输入信输入信号号I0I9代表代表09共共10个十进制个十进制信号，输出信号信号，输出信号Y0Y3为相应二为相应二进制代码。进制代码。893IIY45672IIIIY23671IIIIY 135790IIIIIY2. 二二-十进制编码器十进制编码器二二 -

10、十进制编码器是指用四位二进制代码表示一十进制编码器是指用四位二进制代码表示一位十进制数的编码电路，位十进制数的编码电路， 也称也称0线线编码器。线线编码器。 I9 I8 I7I6I5I4 I3I2 I1 I0(b) 由与非门构成Y3 Y2 Y1 Y0&n由图可以写出由图可以写出各输出逻辑函各输出逻辑函数式为数式为:14 8421 BCD码编码器功能表码编码器功能表n 根据逻辑函数式列出功能表如表根据逻辑函数式列出功能表如表 输 入 输 出 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9Y3 Y2 Y1 Y01 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0

11、 0 00 0 1 0 0 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 115优先编码器是当多个输入端同时有信号时，电路优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码。只对

12、其中优先级别最高的信号进行编码。 例：电话室有三种电话，例：电话室有三种电话， 按由高到低优先级排序按由高到低优先级排序依次是火警电话，急救电话，工作电话，要求电话编依次是火警电话，急救电话，工作电话，要求电话编码依次为码依次为00、01、10。试设计电话编码控制电路。试设计电话编码控制电路。 解解（）根据题意知，同一时间电话室只能处理一（）根据题意知，同一时间电话室只能处理一部电话，假如用部电话，假如用A、B、C分别代表火警、分别代表火警、 急救、工急救、工作三种电话，设电话铃响用作三种电话，设电话铃响用1表示，铃没响用表示，铃没响用0表示。表示。当优先级别高的信号有效时，低级别的则不起作用

13、，当优先级别高的信号有效时，低级别的则不起作用，这时用这时用表；表；用用Y1, Y2表示输出编码。表示输出编码。 优先编码器优先编码器16 （） 列真值表 输 入 输 出 A B C Y1 Y2 1 0 1 0 0 1 0 0 0 1 1 0（） 写逻辑表达式CBAY 1BAY 2（） 画优先编码器逻辑图&11ABY1CY2173. 通用编码器集成电路通用编码器集成电路10线线-4线优先编码器线优先编码器54/74147 54/74LS1478线线 3线优先编码器线优先编码器54/7414854/74LS148 16 15 14 13 12 11 10 9 74LS147 1 2 3

14、4 5 6 7 8 VCC NC Y3 I3 I2 I1 I9 Y0 I4 I5 I6 I7 I8 Y2 Y1 GND I0I1I2I3I4I5I6I7SY0Y1Y2YEXYsY09761415101112131234574LS148Y01234567874LS148161514131211109I4I5I6I7S(E)Y2Y1GNDVCCYSYEXI3I2I1I0Y0(a)(b)I0I1I2I3I4I5I6I7SY0Y1Y2YEXYsY09761415101112131234574LS148Y01234567874LS148161514131211109I4I5I6I7S(E)Y2Y1GND

15、VCCYSYEXI3I2I1I0Y0(a)(b)18优先编码器优先编码器74LS148的功能表的功能表输入输入使能端使能端 输输 入入输出输出扩展扩展输出输出使能输出使能输出 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 10 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111000000001011111111S7I6I5I4I3I2I1I0I2Y1Y0YEXYSY19n优先编码器

16、优先编码器74LS148的扩展的扩展 P197n 用用74LS148优先编码器可以多级连接进行扩展功优先编码器可以多级连接进行扩展功能能, 如用两块如用两块74LS148可以扩展成为一个可以扩展成为一个16线线4线优先线优先编码器编码器, 如图所示。如图所示。I15I14I13I12I11I10I9I8YSSYEXY2Y1Y074LS148(高)I7I6I5I4I3I2I1I0YSSYEXY2Y1Y074LS148(低)&Y3Y2Y1Y0对上图分析可以看出对上图分析可以看出, 高位片高位片S1=0允许对输入允许对输入I8 I15编码，编码，YS1=1，S2=1，则高位片编码，低位片禁止

17、编码。但若，则高位片编码，低位片禁止编码。但若I8I15都是高电平，即均无编码请求，则都是高电平，即均无编码请求，则YS1=0允许低位片对输入允许低位片对输入I0I7编码。显然，高位片的编码级别优先于低位片。编码。显然，高位片的编码级别优先于低位片。20n 优先编码器优先编码器74LS148的应用的应用n 74LS148编码器的应用是非常广泛的。编码器的应用是非常广泛的。 例如，常例如，常用计算机键盘，其内部就是一个字符编码器。它将键盘上用计算机键盘，其内部就是一个字符编码器。它将键盘上的大、小写英文字母和数字及符号还包括一些功能键（回的大、小写英文字母和数字及符号还包括一些功能键（回车、空格

18、）等编成一系列的七位二进制数码，送到计算机车、空格）等编成一系列的七位二进制数码，送到计算机的中央处理单元的中央处理单元CPU，然后再进行处理、存储、输出到显，然后再进行处理、存储、输出到显示器或打印机上。示器或打印机上。 还可以用还可以用74LS148编码器监控炉罐的编码器监控炉罐的温度，若其中任何一个炉温超过标准温度或低于标准温度，温度，若其中任何一个炉温超过标准温度或低于标准温度， 则检测传感器输出一个则检测传感器输出一个0电平到电平到74LS148编码器的输入端，编码器的输入端， 编码器编码后输出三位二进制代码到微处理器进行控制。编码器编码后输出三位二进制代码到微处理器进行控制。译码器

19、就是把一种代码转换为另一种代码的电路。 把代码状态的特定含义翻译出来的过程称为译码，实把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。现译码操作的电路称为译码器。设二进制译码器的输入端为设二进制译码器的输入端为n个，则输出端为个，则输出端为2n个，个，且对应于输入代码的每一种状态，且对应于输入代码的每一种状态，2n个输出中只有个输出中只有一个为一个为1（或为（或为0），其余全为），其余全为0（或为（或为1）。）。二进制译码器可以译出输入变量的全部状态，故又二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。称为变量译码器。9.2.3 译码器译码器1、二进制译码

20、器、二进制译码器二进制译码器二进制译码器A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表真值表输输入入：3位二进制代码位二进制代码输输出出：8个互斥的信号个互斥的信号01270126012501240123012201210120AAAYAAAYAAAYAAA

21、YAAAYAAAYAAAYAAAY & & & & & & & & 1 1 1 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 逻辑表达式逻辑表达式逻辑图逻辑图电路特点电路特点：与门组成的阵列：与门组成的阵列3 线-8 线译码器 二二-十进制译码器的输入是十进制数的十进制译码器的输入是十进制数的4位二进制编码（位二进制编码（BCD码），分别用码），分别用A3、A2、A1、A0表示；输出的是与表示；输出的是与10个十进制数字相个十进制数字相对应的对应的10个信号，用个信号，用Y9Y0表示。由于二表示。由于二-十进制

22、译码器有十进制译码器有4根输入线，根输入线，10根输出线，根输出线，所以又称为所以又称为4线线-10线译码器。线译码器。2、二、二-十进制译码器（十进制译码器（8421 BCD码译码器）码译码器）把二把二-十进制代码翻译成十进制代码翻译成10个十进制数个十进制数字信号的电路，称为二字信号的电路，称为二-十进制译码器。十进制译码器。A3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 10 0 0

23、 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0真值表真值表01239012380123701236012350123401233012320123101230 AAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAY A0 A1 A2 A3 Y0 Y1 Y2

24、Y3 Y4 Y5 Y6 Y7 Y8 Y9 1 1 1 1 & & & & & & & & & & 逻辑表达式逻辑表达式逻辑图逻辑图采用完全译码方案 A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&将与门换成与非门，则输出为反变量，即为低电平有效。3、通用译码器集成电路、通用译码器集成电路74LS138 16 15 14 13 12 11 10 974LS138 1 2 3 4 5 6 7 8VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0 A1 A2 G2A

25、G2B G1 Y7 GND74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 G2A G2B G1Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 STB STC STA(a) 引脚排列图(b) 逻辑功能示意图A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），G1、 、为选通控制端。当G11、 时，译码器处于工作状态；当G10、时，译码器处于禁止状态。07YYAG2BG2022BAGG122BAGG真值表真值表输 入 使 能 选 择 输 出 G1 2G A2 A1 A0 01234567 YYYYYYYY 1 0 1 0 1 0 1 0 1

26、 0 1 0 1 0 1 0 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 输输入入：自然二进制码：自然二进制码输输出出：低电平有效：低电平有效BAGGG222 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

27、Y10Y11 Y12 Y13 Y14 Y15 使能 译码输出 A0A1A2 A3 “1” 译码输入 A0A1A2 STA STB STC 低位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0A1A2 STA STB STC 高位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138的级联的级联4 线-16 线译码器二 十进制译码器74LS42 (a) 符号图; （b） 管脚图A074LS42Y0A1A2Y1Y2Y3Y4Y5Y6Y7123456781514131234567816151413121110974LS42A0GNDVCCY0Y1Y2Y3Y4Y5Y6A1A2Y7(a

28、)(b)Y8Y991012A3A3Y9Y874LS42二二-十进制译码器功能表十进制译码器功能表 输 入 输 出 A3 A2 A1 A0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 111 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11

29、 0 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 17Y6Y5Y4Y3Y2Y1Y0Y9Y8Y由表可知，当 A3A2A1A0=0000时， 输出Y0=0。它对应的十进制数为0。其余输出依次类推。 上上的信号送到多个输的信号送到多个输出中的某一个的出中的某一个的功功能的能的逻辑电路。逻辑电路。4、一路数据输入，分成一路数据输入，分成多路输出多路输出(注意，是有注意，是有选择地分配选择地分配)Df1DEMUX分配控制分配器分配器数 据 输 入地 址 控 制Y0Y1Y2Yn 1路路-4路数据分配器路数据分配器由地址码决由地址码决定将输入数定将输入数据送给哪据送给哪路输出。路输出。

30、输 入输出A1 A0Y0 Y1 Y2 Y3D0 00 11 01 1D 0 0 00 D 0 00 0 D 00 0 0 D真值表真值表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据013012011010 ADAYADAYAADYAADY逻辑图逻辑图 1 1 D A1 A0 Y0 Y1 Y2 Y3 & & & & 013012011010 ADAYADAYAADYAADY集成数据分配器及其应用集成数据分配器及其应用把二进制译码器的使能端作为数据输入端，二进制代码输入端作把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二

31、进制译码器就是数据分配器。为地址码输入端，则带使能端的二进制译码器就是数据分配器。G2BG1G2A 数据输出1 Y0 Y1 Y2STC 74LS138 Y3 Y4STA Y5STB Y6 Y7 A2 A1 A0 D由由74LS138构成的构成的1路路-8路数据分配器路数据分配器数据输入端数据输入端G1=1G2A=0地址输入端地址输入端 G2B G1 G2A 数据发送端 数据接收端 选择控制端 数据输入 数据输出 1 S D0 D1 D2 D3 73LS151 Y D4 D5 D6 EN D7 A2 A1 A0 Y0 Y1 Y2 STC 74LS138 Y3 Y4 STA Y5 STB Y6 Y

32、7 A2 A1 A0 数据分配器的应用数据分配器的应用数据分配器和数据选择器一起构成数据分时传送系统数据分配器和数据选择器一起构成数据分时传送系统上述译码器，对应一个输入代码有一个输出信号上述译码器，对应一个输入代码有一个输出信号(Y=0)来指示，但不显示代码所表示的数值。来指示，但不显示代码所表示的数值。在数字系统中，常常需要将所表示的数字量直观地在数字系统中，常常需要将所表示的数字量直观地显示出来，其作用显示出来，其作用 供人们读取处理的结果供人们读取处理的结果 监视数字系统的工作情况监视数字系统的工作情况5、abcdefgh a b c d a f b e f g h g e c d(a

33、) 外形图(b) 共阴极(c) 共阳极+VCCabcdefgh7段显示器荧光数码管， 亮度高，功耗大液晶显示器， 亮度低，功耗小（1）半导体数码管）半导体数码管abgfedc有选择性地使各段亮或熄，可得到要求的显示符号。例如要求显示9, 则a, b, c, f, g应亮，其他段应熄。abgfcabfe0cdb1c e2gabdagdbc3fg4bccgfad56fegdc7abcabgfe8cdabgfc e10d9ggdc1112131415bgfagfdgfed本7段显示器为低电平显示，即给显示段以低电平信号，该段就亮（2）显示译码器）显示译码器真值表仅适用于共阴极LED真值表真值表逻辑表

34、达式逻辑表达式121201302120130102012120102012010120201023AAAAAAAgAAAAAAAfAAAAeAAAAAAAAAdAAAcAAAAAbAAAAAAAa逻辑图逻辑图 a b c d e f g A3 A2 A1 A0 1 1 1 1 & & & & & & & & & & & & & & & & 集成显示译码器集成显示译码器74LS48引脚排列图引脚排列图 16 15 14 13 12 11 10 9 74LS48 1 2

35、3 4 5 6 7 8 VCC f g a b c d e A1 A2 LT BI/RBO RBI A3 A0 GND 数据选择器按要求从多路输入选择一路输出，根据输入端的个数分为四选一、八选一等等。其功能如图所示的单刀多掷开。控制信号数据输出I0I1InY9.2.4 数据选择器数据选择器多路数据输入，选中某一路作为输出傩入出WD1MUX选择器选择器选择控制 如图所示是四选一选择器的逻辑图和符号图。其中, A1、A0为控制数据准确传送的地址输入信号, D0D3供选择的电路并行输入信号, 为选通端或使能端，低电平有效。当 =1时，选择器不工作，禁止数据输入。 =0时，选择器正常工作允许数据选通。

36、由图可写出四选一数据选择器输出逻辑表达式 EEEEABDDBABDADBAY)(3210&1111A0A1ED1D0D2D3Y四选一A1A0ED0D1D2D3Y 输入输出 A1 A2 Y 1 0 0 0 0 0 1 0 1 0 0 1 10D0D1D2D3E74LS151数据选择器（a） 符号图; (b) 管脚图E74LS151A0A1WW5167111074LS151D0GNDD1D2W(a)(b)9432115141312A2D0D1D2D3D4D5D6D7A0A1A2D3WE11689 74LS151是一种典型的集成电路数据选择器。如图所示是74LS151的管脚排列图。它有三个地

37、址端A2A1A0。可选择D0D7八个数据，具有两个互补输出端W和 。74LS151的功能表的功能表 A2 A1 A0 W 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0 1D0 D1 D2D3D4D5D6D7EW0D1D2D3D4D5D6D7D 利用数据选择器，当使能端有效时，将地址输入、数据输入代替逻辑函数中的变量实现逻辑函数。 例: 试用八选一数据选择器74LS151产生逻辑函数 解 把逻辑函数变换成最小项表达式： BABCACABYBABCACABYCBACBABCACAB6310mmmm(1) 用数

38、据选择器实现组合逻辑函数(2) 用数据选择器的其他应用举例1) 分时多路传输电路2) 并行数码比较器 八选一数据选择器的输出逻辑函数表达式为40123022012101200121DAAADAAADAAADAAADAAAY701260125012DAAADAAADAAA7766554433211100DmDmDmDmDmDmDmDm 若将式中A2、A1、A0用A、B、C来代替, D0=D1=D3=D6=1, D2=D4=D5=D7=0，画出该逻辑函数的逻辑图， 如图3.23所示。 图3.23 例9的逻辑图EA0A1A2D0D1D2D3D4D5D6D7Y74LS151ABC10 例: 用数据选择

39、器实现三变量多数表决器。 解三变量多数表决器在例1中已分析, 其逻辑表达式为 Y=AB+BC+AC7653mmmmABCCABCBABCA 则有： D0 = D1 = D2 = D4 = 0 D3 = D5 = D6 = D7 = 1EA0A1A2D0D1D2D3D4D5D6D7Y74LS151ABC10 画出逻辑图如图所示9.2.5 加法器加法器 算术运算电路是数字系统和计算机中不可缺少的单元电路，包括加、减、乘和除四种类型，而加运算是最基础的，因为其他几种运算都可分解成若干步加法运算进行。 (1) 半加器（HA） 半加器是只考虑两个加数本身， 而不考虑来自低位进位的逻辑电路。 设计一位二进

40、制半加器, 输入变量有两个，分别为加数A和被加数B; 输出也有两个，分别为和数S和进位C。 列真值表如表3.15所示。半加器真值表Ai BiSi Ci0 00 11 01 10 01 01 00 1iiiiiiiiiiBACBABABAS=1&AiBiSiCiAiBiSiCiCO半加器符号半加器电路图加数本位的和向高位的进位能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1 AiBiCi-1000111100010111010 Si的