01_AVR CPU内核

1、ataBus8-bitFlashProgramMemoryProgram*CounterFigure3.BlockDiagramoftheAvRmCUArchitectureInstructionRegisterWatchdogTimerInstructionDecoderCoRtnoILinssg-旳lnajpp<1O2-PU_32xSGeneralPurposeRegistrersAnalogComparatorI/OLinesI/OModule2I/OModulenAVRCPU内核介绍这部分讨论AVR内核的总体结构。CPU内核的主要作用是保证程序的正确执行。因此，CPU必须能够进行

2、以下操作：访问内存、执行计算、控制外围设备、处理中断。结构概述StatusandControl为了最大化性能和并行处理能力，AVR使用了哈佛结构一一程序和数据拥有独立的存储器和总线。程序存储器中的指令以单级流水线方式执行，执行指令的同时，从程序存储器中预取下一条指令，使得指令能在单个时钟周期内被执行。程序存储器采用在系统可重复编程的Flash存储器。快速访问寄存器组(RegisterFile)包含32个8位通用寄存器，它们具有单周期访问时间。这就实现了单周期的ALU运行。在典型的一次ALU操作中，以下工作将在一个时钟周期内完成：从寄存器组取两个操作数、执行计算、计算结果存回寄存器组。32个寄存

3、器中的6个寄存器可构成3个16位间接寻址寄存器指针以用作数据空间的寻址，提高了地址计算的效率。其中1个地址指针也可用于Flash程序存储器中查表的地址指针。这些附加功能寄存器是16位的X、Y、Z寄存器，稍后将对它们进行描述。ALU支持Q寄存器之间或Q寄存器与常量之间的算术逻辑运算，也支持Q单寄存器操作。算术运算之后，状态寄存器（SREG）将发生更新以反应与计算结果有关的信息。程序流由“条件”和“非条件”跳转（jump）、调用（call）指令提供，能够直接访问整个地址空间。大多数AVR指令具有16位字格式。每一个程序存储器地址下包含一个16位或32位的指令。Flash程序存储器空间划分为两个部分

4、：Boot程序部分、应用程序部分。这两个部分均有专用的锁定位提供“写”和“读/写”保护。用于向Flash存储器的应用程序部分进行写入的SPM指令必须驻留于Boot程序部分。中断和子程序调用期间，返回地址程序计数器（PC）存储于堆栈。堆栈实际上分配于通用数据SRAM中，因此堆栈的大小仅受限于SRAM的大小和使用。所有的用户程序必须在复位（reset）例程中初始化SP（堆栈指针）（在执行任何子程序和中断之前）。在I/O空间中，SP是可以进行读/写访问的。在AVR架构中，对SRAM的访问有5种不同的寻址模式。AVR架构中的内存空间均是线性和规则的内存映射。灵活的中断模块在I/O空间具有自己的控制寄存

5、器。此外，在状态寄存器中还设置了全局中断使能位。所有的中断在中断向量表中具有独立的中断向量（中断处理程序入口）。中断优先级与中断向量的位置有关，中断向量的地址越低，优先级越高。I/O内存空间包含64个地址用于CPU的外围功能，比如控制寄存器、SPI、其他的I/O功能。I/O内存可直接访问，或作为紧跟寄存器组的数据空间地址（$20-$5F）访问。ALU高性能AVRALU和所有的32个通用寄存器联合工作。单时钟周期内，执行一次通用寄存器之间的算术运算或寄存器与立即数之间的算术运算。ALU的操作分为三个主要的类别：算术、逻辑、位功能。有些结构的实现中会提供乘法器，能够支持有符号、无符号及小数格式的乘

6、法。详见“instructionset”章节。状态寄存器（SREG）关于最近执行的算术运算指令结果的信息会体现在状态寄存器中。这些信息可用于改变程序流以执行条件操作。注意，状态寄存器会在所有的ALU操作之后进行更新。在大多数情况下，这样可以免除使用专用比较指令的必要，有利于产生更快和紧凑的编码。当进入中断的时候，状态寄存器不会自动保存；当从中断返回时，状态寄存器也不会自动恢复。因此，这些工作必须由软件进行。AVR状态寄存器SREG的定义如下所示:Bil7e5432101'THSVNzc1SREGResd/WriteR/WFVWR/WR/WFVWFVWR/WR/WInitialValue

7、00000000 Bit7I:GlobalInterruptEnable必须置1全局中断使能位以使能中断。各自的中断使能控制由各自的控制寄存器提供。如果全局中断使能位清0,将禁用所有中断，而不管各自的中断使能设置如何。当一个中断发生后，I位由硬件清0（硬件不允许中断嵌套，即MCU响应一个中断后将禁用全局中断，不再响应其他中断直到该中断例程结束）；RETI指令将置1全局中断使能位以继续响应随后可能发生的中断。此外，可使用SEI和CLI指令进行I位的软件置1和清0。 Bit6T:BitCopyStorage助记符操作数描述操作标记耗费时钟周期BSTRr，b寄存器到T的位存储TRr(b)T1BLDR

8、d，bT到寄存器的位装载Rd(b)TNone1位复制指令BLD（BitLoad）和BST（BitStore）使用T位作为操作“位”的源和目的。使用BST指令可将寄存器组中某个寄存器的特定位复制进T中；使用BLD指令可将T中的位复制进寄存器组中某个寄存器的特定位。 Bit5H:HalfCarryFlag半进位标志H用于指示一些算术运算中的半进位。半进位在BCD算术运算中很有用。 Bit4S:SignBit,S=NVS是N（负数标志）和V（补码溢出标志）的异或值。 Bit3-V:Two'sComplementOverflowFlag补码溢出标志用于支持补码算术。 Bit2N:Negativ

9、eFlag指示算术或逻辑运算的结果为负。 Bit1Z:ZeroFlag指示算术或逻辑运算的结果为0。 Bit0C:CarryFlag指示算术或逻辑运算的进位。通用寄存器组寄存器组针对AVR的增强RISC指令集进行了优化。为了获得所需的灵活性和性能，寄存器组支持以下输入/输出方案。 One8-bitoutputoperandandone8-bitresultinput Two8-bitoutputoperandsandone8-bitresultinput Two8-bitoutputoperandsandone16-bitresultinput One16-bitoutputoperandan

10、done16-bitresultinput图4展示了CPU中的32个通用寄存器的结构。GeneralPurposeWorkingRegisters10R0R1R2R13R14R15R16R17R26R27R28R29R30R31Mdr.$00$02数据空间$0D$0E$0F$10$11$1AX|-registerLawByte$1BX-registerHighByte$1CY-registerLawByte$1DY-registerHighByte$1EZ-registerLowByte$1FZ-registerHighByte大部分面向寄存器组的指令都能够直接访问所有的寄存器，而且大部分指令

11、是单周期指令。如图4所示，每个寄存器都分配了我一个数据内存空间地址，直接将他们映射到用户数据空间的前32个位置。尽管寄存器组没有在实体上作为SRAM的一部分，这样的内存组织在寄存器访问上面提供了强大的灵活性，X、Y和Z指针寄存器可被设置用来索引组中的任何寄存器。X、Y、Z寄存器R26至R31的寄存器除了通常的用途外，还有附加功能。这些寄存器可作为16位地址指针，提供对数据空间(DataSpace)的间接访问。这三个间接地址寄存器X、Y和Z的定义如下图所示：15XHXL0X-register|1o1R27($1B)R2B(31A)15YKYLGY-register170I7°lR29(

12、SIDR28(11C)15ZHZL0Z-register17aV01R31(S1F)R30(i1E)在不同的寻址模式下，这些地址寄存器的功能有：固定偏移量、自动增量、自动减量。堆栈指针堆栈主要用于存放临时数据，比如存放局部变量、中断和子程序调用后的返回地址。堆栈指针寄存器（16位寄存器，SPH和SPL,对应的数据空间地址为$005和$005D）始终指向栈顶。注意，AVR的堆栈设计成从高地址往低地址生长。这就意味着PUSH指令会减小堆栈指针。如果软件在子程序调用或中断之后从堆栈中读取PC的值，需要屏蔽掉未用的13到15位（PC宽为13位，用于寻址8k的Flash）。堆栈指针指向SRAM数据堆栈，

13、子程序和中断的栈分配于此。数据SRAM中的堆栈空间必须由程序预先定义，即在执行任何子程序或使能任何中断之前。堆栈指针必须指向地址高于$60的区域。使用PUSH指令将数据压入堆栈时，堆栈指针减1;因为子程序调用或中断而将返回地址压入堆栈时，堆栈指针减2。使用POP指令将数据从堆栈弹出时，堆栈指针加1；因从子程序返回（RET）或从中断返回（RETI）而使得数据弹出堆栈时，堆栈指针加2。堆栈指针是I/O空间里的两个8位寄存器。实际使用的位个数取决于实现。注意，在AVR架构的一些实现中，因为数据空间很小，因此只需要SPL就足够了，而SPH寄存器则不会出现。Bil115141312111098SPHSP

14、L|5P15SP14SP135P12SP11SPIOSP9SP8|SP7speSP5SP4SP3SP2SP1SPO|7G54321QRestl/WriteR/WR/WR/WR/WRW丽R/WR.WR/WR/WRAA/R/WR/WR/WR/WR.WInitialValue000C000G000C000Q指令执行时序这部分介绍指令执行的访问时序。AVR的CPU由CPU时钟clkcPUB动，该时钟由选中的时钟源产生。没有使用内部时钟分频。图6描述了哈佛架构和快速寄存器访问所使能的并行指令获取和执行。这是获得lMIPS/MHz的基本流水线概念。Figure6.TheParallelInstructio

15、nFetchesandInstructionExecutionsT41llT1121llT31lIelk-J/v_.11111stInstructionFetch<:>11111stInstructionExecute11112ndInstructionFetchrx.11/j112ndInstructionExecute111/1x3rdInstructionFetch1J1L/13rdInstructionExecute11;厂4thInstructionFetch111-1-11%11图7展示了寄存器组的内部时序概念。在单时钟周期内，执行了使用两个寄存器操作数的ALU操作，并

16、将结果存回目的寄存器。Figure7.SingleCycleALUOperationulkpuTotalExecutionTimeRegisterOperandsFetchALUOperationExecuteResultWriteBack复位和中断处理AVR提供了数个不同的中断源。这些中断和独立的复位（Reset）向量（硬件决定的特定中断的入口地址）在程序内存空间（Flash）中均有各自独立的程序向量。所有的中断均分配有独立的使能位，欲使能中断必须同时使能独立的使能位和状态寄存器中的全局使能位。取决于程序计数器的值，当锁定位BLB02或BLB12被编程时，中断可能会被自动禁用。该特色增强了软

17、件的安全性。详见“内存编程”章节。程序内存空间的最低地址处默认定义为复位和中断向量。向量的完整列表见“中断”章节。该列表同时也定义了中断的优先级别：地址越低，优先级别越高。RESET具有最高的优先级，下一个是INTO外部中断请求0。通过设置GICR（通用中断控制寄存器）中的IVSEL位，可以将中断向量移动到FlashBoot部分的开端，详见“中断”章节。通过编程BOOTRST熔丝也可将复位向量移动至FlashBoot部分的开端，详见“BootLoaderSupportRead-While-WriteSelfProgramming"章节。当中断发生，全局中断使能位（I位）将清0,所有的

18、中断将被禁用（硬件不支持中断嵌套）。用户软件可以向I位写逻辑1以使能中断嵌套（使用SEI指令）。而后，所有使能的中断均可以中断当前正在进行的中断例程（采用软件方法实现了中断嵌套）。当从中断指令返回时（执行RETI）,I位将自动置1。总体上讲有两个类型的中断。Q第一种类型的中断由置1中断标志的事件所触发，对于这些中断，程序计数器（PC）被引导至实际的中断向量以执行中断处理程序，同时硬件将清零相应的中断标志。中断标志也可以采用向其标志位所在位置写逻辑1的方法进行清零。如果当对应的中断使能位清零的时候发生了中断条件，中断标志将置1并保持直到中断被使能或中断标志被软件清零（中断挂起）。类似的，当全局中断使能位清零的时候，如果发生了一个或