SDRAM时序测试规范V0

1、SDRAMf序测试规范编制：许军凫审核：批准：瑞斯康达科技发展股份有限公司文件维护日志修改日期修改人修改内容确认人2010-9-3许军凫首个版本硬件测试部2010-09-03制定文档，版本1.0CONTENTS1 待测时序参数12 测试仪器23 参考电平44 控制信号时序55 地址信号时序66 读写数据抓取76.1 写数据抓取96.2 读数据抓取97 写数据时序108 读数据时序11本文中的SDRAM指的是第一代SDRAM，有些内存厂商称其为SDRSDRAM，即SingleDataRateSynchronousDRAM（单倍数据流同步动态随机存储器），以区别于DDRSDRAM（DoubleDa

2、taRateSynchronousDRAM,双倍数据流同步动态随机存储器）。1待测时序参数SDRAM的时序测试应包括下表所列的基本参数:SymbolParameter控制信号时序tCMSCommandSetupTime(CS#,RAS#,CAS#,WE#,DQM)tCMHCommandHoldTime(CS#,RAS#,CAS#,WE#,DQM)地址信号时序tASAddressSetupTimetAHAddressHoldTime写数据时序tDSInputDataSetupTimetDHInputDataHoldTime读数据时序tQSOutputDataSetupTimetQHOutputD

3、ataHoldTime【备注】一般来说，内存控制器（如CPU）的datasheet中会对SDRAM接口的读数据时序tQS和tQH有明确要求，如果没有，可以参考SDRAM芯片手册中的tAC和tOH,它们的关系是：tQS=tCLK-tAC,tQH=tOH。这些参数都是以时钟信号CLK的上升沿为参考的，时序图如下：WRITE*WITHOUTAUTOPRECHARGECLKQKECOMMAMDDQM&.DQM3A1DBAO.BAIDOtCKSiICKWIINIj；w；vy：vy：vytcum(cmhi*i|_u4IIiIXAiCTIVEXyNOP同CXNOPX")IIIIiItREi

4、tCHiII.I-4二;？'/;/:，睡;m回产l-X日居MKSABLEAUTOPRECHARGEXbahkXLDhALL&ANKSxySINGLEBANK"XbankKXbankX也/1tOHD0N7CAREBurgtLgrgth=4READWITHOUTAUTOPRECHARGEit11-：IETaCLK_(一巴尸严I_1I一(_I_I_I_I_f_I一II-CKE；W：W；wiw：J；W:W：WItUS(EMHII!'!''COMMANDMO-DON3M/诙Xhop'X")fEAD忖6yxnBp:。：=孙"&l

5、t;()(n6pycji/EXl'I”串I'IrI1iilOdSilEH11111M:【2JLAO-AJ9XROWXAIDBAO.BAiIa£iIahii!jL”.3.!USABLEAiJTQPRECHARGE攵,XTXALLBANKS00r*Cr:口tFUiS-tFC-eLZCASLatency口30147CARESINGLEBANKI叉眦JKXUNDEFINED0豆latency=2,BurstLength=42测试仪器下图是SDRAM操作命令的真值表，可以看出SDRAM的操作比较复杂，涉及读、写、刷新、预充电等工作状态。TRUTHTABLE-COMMANDSAN

6、DDQMOPERATIONFUNCTIONraSCaS磅DQMADDRDQsCOMMANDINHIBIT(NOP)HXXXXXXNOOPERATION(NOP)LHHHXXXACTIVE(Selectbankandactivaterow)明L.LH一，HXBankJRowXREAD(Selectbank/column,si自riREADbu盾HUH曲Bank/ColXWRITE(Selectbank/oolumn.startWRITEburst?JHL用Bank/ColValidBURSTTERMNATELHHLXXActivePRECHARGE(Deactuaterowinbankorban

7、ks)悭LLHLXCodeXAUTOREFRESHorSELFREFRESH'(Enlerselfrefreshmode)LLLHXXXLOADMODEREGISTER*LLLLXOp-CodeXi'FiWrileEnable/OutputEnaWe'LActiveWiitelnhitHt/CulputHigh-Za,一»一HHigh-Z测试SDRAM读、写操作时序时，如果要从这些操作中完全区分出读、写，需要使用4个控制信号的高低电平组合（CS#低、RAS#高、CAS低#和WE#高/低）作为触发条件，力口上被测数据信号和时钟信号，那么对测试仪器的通道数要求就达

8、到了6个，而传统示波器的通道数只有4个。所以，为了能够方便、准确地测试读、写数据的时序，测试仪器需要选用带16路数字通道的泰克MSO4104示波器。如下图，MSO4104示波器除了传统的4路模拟通道外，还有1个16路数字通道，而且可以使用任意数字通道和模拟通道的逻辑组合进行并行触发。这样，测试SDRAM读写时序时，可以把4路控制彳言号（CS#、RAS#、CAS#和WE#）引入MSO4104的数字通道，把2路被测数据信号和时钟信号引入模拟通道，设置CS#低、RAS#高、CAS#低和WE#高作为触发条件，抓取读数据波形；或者设置CS#低、RAS#高、CAS#低和WE#低作为触发条件，抓取写数据波形

9、。数字通道使用1个P6516逻辑探头，模拟通道使用2个TAP1500单端有源探头。P6516逻辑探头的外观如下图：-P6515逻辑探头综上，SDRAM时序测试中使用的测试仪器见下表:仪器型号数量示波器Tek_MSO4104(1GHz)1台探头TAP1500(1.5GHz/有源/单端)2个P6516逻辑探头（16通道）1个3参考电平在进行以上参数的测量前，有必要先讨论一下参考电平的选取。大多数内存厂商给出的时序要求都会有以下两个前提条件：1 .信号的上升、下降时间等于1ns;2 .测量参考电平为1.5V。冽<1.0ns2.0V“IHmiri1,5VMidpOnt0.8V%皿CLKtSetu

10、ptHold当第1个条件不满足时，各厂商给出的时序补偿方法不尽相同，有的直接根据实际的上升/下降时间计算出一个时序补偿值，有的通过改变测量参考电平来间接地对时序进行补偿，有的则根本没有提及补偿的方法。为了提高测试效率、方便测量，我们在测试中，不论信号的上升、下降时间大于或小于1.0ns,建立、保持时间的测量电平都以VIH(min)(2.0V)和VIL(max)(0.8V)为参考，如下图：2.0V0.8V2.0V0.8V当被测信号为逻辑1时，Tsetup=信号上升沿2V以后与时钟上升沿0.8V之间的t;Thold=时钟上升沿2V以后与信号下降沿2V之间的t;当被测信号为逻辑0时，Tsetup=信

11、号下降沿0.8V以后与时钟上升沿0.8V之间的t;Thold二时钟上升沿2V以后与信号上升沿0.8V之间的at。4控制信号时序包括tCMS和tCMH。测试点：控制信号包括CS#、RAS#、CAS#、WE#和DQM,对SDRAM来说，这些者B是输入信号，在SDRAM芯片侧测试。测试点的选取尽量靠近SDRAM芯片输入管脚，测试时，根据测试需求可选取个别信号测试。触发方式：用MSO4104示波器的两个模拟通道，分别连接待测控制信号和时钟信号，用控制信号的上升沿或下降沿触发，抓取CS#、RAS#、CAS#、WE#信号的低电平或DQM信号的高电平。实测波形：以低电平信号为例。tCMS:tCMH:5地址信

12、号时序包括tAS和tAH。测试点：地址信号包括A0A12、BA0和BA1,对SDRAM来说，这些都是输入信号，在SDRAM芯片侧测试。测试点的选取尽量靠近SDRAM芯片输入管脚，测试时，根据测试需求可选取个别信号测试。触发方式：用MSO4104示波器的两个模拟通道，分别连接待测地址信号和时钟信号，同时,将CS#信号引入数字通道，设置CS#的低电平和被测地址信号的高电平（或低电平）为组合触发条件，抓取信号波形。实测波形：以高电平信号为例。tAS:1*1hSi50000n小市Vu二Sj.0MtAH:6读写数据抓取SDRAM时序测试的复杂性主要在于读写数据的时序，而读写数据时序测试的关键就是读写数据

13、的抓取。前文第2节中已经初步分析了读写数据的触发方式，即使用4个控制信号CS#、RAS#、CAS#和WE#的高低电平组合作为触发条件，这样就需要在被测单板上将这4个控制信号管脚用飞线引出。但是，从实际操作经验来看，同时从芯片引出这4个信号比较困难。如下图,SDRAM芯片多采用TSOP封装，管脚间距较小，且CS#、RAS#、CAS#和WE#这4个信号连续分布在1916管脚，给焊接飞线造成很大的难度。x4x8x16x16x8x4V5S&mDQ1SDQ7cVSSQ,QI4NCcDQ13DQtDQ3VddQ-DQ12NCcDQ11DQ5cVssQ-DOWccDC9DQ4DQ2/2'DG

14、VDQ6ccVss-NC-DQh/HDQ-DQr/CLK-CKE.NC.All-A9ssA81"-A7V.A6.,A5-A4.VSS««R339.VddCC1J54cDG3DOO2S3-352ccDG1451DOODQ1DQ2550-1VssQ649cNCDQ374BcDG2DQd8d7h-,心口g26ccDDE1045DQ1DG3DQfa119VSSQ1243ccDQ71342-"VOD1441NCc二口40kW9«rCAS-17、36.RAS*Ir3736heaTTT35.BA1：2134-A10EC22339.AOCC23329AlEC2

15、431-A2：2533hA3EC2629-rr27L厂A并RRJJTJ如果能够除去触发条件中RAS#或CAS#的其中一个，焊接飞线将变得相对容易。下面我们就以除去CAS#为例，即仅使用CS#、RAS#和WE#这3个控制信号作为触发条件，抓取读写信号的方法。从真值表来看，如果仅以CS#、RAS#和WE#为判断条件，READ与NOP命令将无法区分，WRITE与BURSTTERMINATE命令也无法区分，如下:TRUTHTABLE-COMMANDSANDDQMOPERATION;FUNCTION网RS5cssWEDQMADDRDQsCOMMANDlNHIBIThlOP)HXXXXXX一PERATIO

16、N制网LHHHXXXACTIVE(Selectbankandactivateraw)LLHHXBsnk/RowXREADJSelectbank/oolumn,startREADburst)-1'LHL且L/H，Bank/CdlXWRITE(S&lectbank/oolumn,startWRITEburst),LHLLL/H，Bank/ColValidBURHTTERMI忖ATELHHLXXActiveS11PRECHARGE(Deaclivaterowinbankorbanks)LLHLXCodeXAUTOREFRESHorSELFREFRESH®"(Enl

17、erselfrefreshmode)LLLHXXXLOADMODEREGISTERLLLLXOp-CodeXWriteEnable/OutputEnablea1LActiveWriteInhbiVOutputHigh-ZEHHigh-Z为了把这两组命令(READ与NOP,WRITE与BURSTTERMINATE)区分开，需要再增加一个判断条件DQ。根据READ或WRITE命令有效时，DQ数据线上是否有有效的数据，以及有效数据与READ/WRITE命令的时序关系，可以从抓到的波形中筛选出有效的读或写数据。卜面分别说明读数据和写数据的抓取方法:6.1 写数据抓取写操作时，以突发长度BL(Burst

18、Length)=4为例，见下面的写操作时序图，WRITE命令有效时，被测DQ数据线上会同步出现此次写操作的第一个数据，并连续突发写入BL=4个数据。WRITE-WITHOUTAUTOPRECHARGET1T3T415T8CLKCKECOMMANDDaM0-DOM3Jw：vyiwiv_/：wJw：vyivy|II4I|i|i|tCMEIriUHII!I*温*XMOPHOPXXMOP)O<Mp殍湾而做救XMOP迷XII1"I.I1Iaiii4>i、rr/入itAHA1tMItArl出BA1YROWXXbamk)GZ此区间内为有效的与数据信号DONTCAREALLBANKSyy

19、SINGLEBANK.u_bank%SABLEAUTOPREClHARGE'X最nkXBurstLength=4所以，写数据的抓取方法如下:将CS#、RAS#、WE#信号引入MSO4104示波器的数字通道，CLK和被测DQ信号引入示波器的模拟通道。设置CS#低、RAS#高和WE#低为触发条件，用示波器的单次触发(Single)模式抓取信号。从触发时刻开始，到之后的BL个时钟周期结束，DQ数据线上的波形即为有效的写数据信号，从中选取一个方便测量建立和保持时间的波形即可。【说明】连续“0”或连续“1”的信号波形，是无法测量建立和保持时间的。6.2 读数据抓取读操作时，以突发长度BL(Bur

20、stLength)=4,读潜伏期CL(CASLatency)=2为例,见下面的读操作时序图，READ命令有效时，DQ数据线上并未立即出现读数据，而是在延迟CL=2个时钟周期后出现第一个数据，之后连续读出BL=4个数据。EckbEckh十g#4所L.ni'ill4lK1»J：o：11ECUS忙MH1IW：W!W!W，11di11：w：w1.11.1,_忖口PX冷匕TIMeX1*配附eXX忖?p'夬心吧重K.NOPXX凶加XXN&P乂绘曲用唠(XFI1CLKCKECOWMAM口QM0-DQM3A0-A9AlOBAO,BAIDQREADWITHOUTAUTOPRECHARGEtwsilCUH1CASlatency=2,BurstLength=4Crr、r所以，读数据