第组合逻辑电路学习教案

1、会计学1第第 组合组合(zh)逻辑电路逻辑电路第一页，共64页。第1页/共63页第二页，共64页。第2页/共63页第三页，共64页。ABCF&7.1.1 组合组合(zh)逻辑电路的分析逻辑电路的分析逻辑图逻辑图逻辑逻辑(lu j)表达表达式式 1 1 最简与或最简与或表达式表达式 2 ABX BCY CAZ XYZF 2 CABCABFACBCABXYZF 第3页/共63页第四页，共64页。A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最简与或最简与或表达式表达式 3 真值表真值表CABCABF 3 4 电路的逻电路的逻辑辑(lu

2、j)功能功能当输入A、B、C中有2个或3个为1时，输出F为1，否则输出F为0。所以这个电路实际上是一种(y zhn)3人表决用的组合电路：只要有2票或3票同意，表决就通过。 4 第4页/共63页第五页，共64页。Z1111ABCFXY1逻辑图逻辑图BBACBABYXZFBYXZBAYCBAX逻辑逻辑(lu j)表达式表达式BABBABBACBAF最简与或最简与或表达式表达式第5页/共63页第六页，共64页。真值表真值表A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111111100ABCY&用与非门实用与非门实现现(shxin)电路的输出F只与输入A

3、、B有关，而与输入C无关。F和A、B的逻辑关系为：A、B中只要一个为0，F=1；A、B全为1时，F=0。所以(suy)F和A、B的逻辑关系为与非运算的关系。电路的逻辑电路的逻辑(lu j)功能功能ABBAF第6页/共63页第七页，共64页。ABCFXYZ&1&逻辑图逻辑图逻辑逻辑(lu j)表达表达式式最简与或最简与或表达式表达式ABCCABCBABCAZYXFABCCZABCBYABCAXABCCBACBACBAF)(第7页/共63页第八页，共64页。真值表真值表电路的逻辑电路的逻辑(lu j)功能功能A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1

4、110000001由真值表可知，当3个输入变量A、B、C取值一致时，输出(shch)F=1，否则输出(shch)F=0 。所以这个电路可以判断3个输入变量的取值是否一致，故称为判一致电路。第8页/共63页第九页，共64页。逻辑图逻辑图逻辑逻辑(lu j)表达式表达式最简与或最简与或表达式表达式Y&A&F1F2BCBCBCAFBCAF21BCABCBCAFBCAF21第9页/共63页第十页，共64页。真值表真值表电路的逻辑电路的逻辑(lu j)功能功能A B CF1 F20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 01 01 01 10 10 10 11

5、1由真值表可知，当3个输入变量(binling)A、B、C表示的二进制数小于或等于2时，F1=1；当这个二进制数在4和6之间时， F2=1 ；而当这个二进制数等于3或等于7时F1和F2都为1。因此，这个逻辑电路可以用来判别输入的3位二进制数数值的范围。第10页/共63页第十一页，共64页。7.1.2 组合逻辑电路组合逻辑电路(lu j din l)的设计的设计真值真值表表电路电路(dinl)功能描功能描述述设楼上开关为A，楼下开关为B，灯泡为F。并设开关A、B掷向上方时为1，掷向下方时为0；灯亮时F为1，灯灭时F为0。根据逻辑要求列出真值表。 1 穷举法 1 BA220VF实际电路图：A BF

6、0 00 11 01 11001第11页/共63页第十二页，共64页。 2 逻辑逻辑(lu j)表达式或卡表达式或卡诺图诺图最简与或最简与或表达式表达式化简 3 2 ABBAF已为最简与或表达式 4 逻辑逻辑(lu j)变换变换 5 逻辑电路逻辑电路(lu j din l)图图ABF=1用与非门实现BAY用同或门实现ABF&1&1第12页/共63页第十三页，共64页。真值表真值表电路电路(dinl)功能描功能描述述设红、绿、黄灯分别用A、B、C表示，灯亮时其值为1，灯灭时其值为0；输出报警信号用F表示，灯正常工作(gngzu)时其值为0，灯出现故障时其值为1。根据逻辑要求列出真值表。 1 1

7、A B CFA B CF0 0 00 0 10 1 00 1 110001 0 01 0 11 1 01 1 10111第13页/共63页第十四页，共64页。 2 逻辑逻辑(lu j)表达式表达式最简与或最简与或表达式表达式 3 2 4 逻辑逻辑(lu j)变换变换ABCCABCBACBAF 3 ACABCBABBACCCABCBACBAABCCABABCCBAF)()( 4 ACABCBAF 第14页/共63页第十五页，共64页。 5 逻辑电路逻辑电路(lu j din l)图图ACABCBAF 5 ABCF&111第15页/共63页第十六页，共64页。真值表真值表电路电路(dinl)功能描

8、功能描述述设主裁判为变量(binling)A，副裁判分别为B和C；表示成功与否的灯为F，根据逻辑要求列出真值表。 1 1 A B CFA B CF0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111 2 ABCCABCBAF 2 逻辑表达式逻辑表达式第16页/共63页第十七页，共64页。ABCF& 3 最简与或最简与或表达式表达式 4 5 逻辑逻辑(lu j)变换变换逻辑电逻辑电路路(lu j din l)图图 3 4 5 ACABFACABBBACCCABCBAABCCABABCABCCABCBAF)()(第17页/共63页第十八页，共64页。真值

9、真值表表电路电路(dinl)功能描功能描述述 1 1 设输入变量为A、B、C，分别代表(dibio)特快、直快和普客3种列车，有发车请求时其值为1，无发车请求时其值为0。输出发车信号分别用F1、F2、F3表示，F1=1表示允许特快列车发车， F2=1表示允许直快列车发车， F3=1表示允许普客列车发车。根据3种列车发车的优先级别，可列出该优先发车的排队逻辑电路的真值表。第18页/共63页第十九页，共64页。A B CF1 F2 F30 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 01 0 01 0 01 0 01 0 0 2

10、 逻辑逻辑(lu j)表表达式及化简达式及化简 2 CBAFBABCACBAFAABCCABCBACBAF321第19页/共63页第二十页，共64页。 3 画逻辑图画逻辑图 3 F3AF2&11F1BCCBAFBAFAF321第20页/共63页第二十一页，共64页。真值真值表表电路功电路功能能(gngnng)描述描述 1 1 设A、B、C有信号时其值为1，无信号时其值为0；F1、F2、F3工作时其值为1，不工作时其值为0。根据(gnj)要求，可列出该问题的真值表。第21页/共63页第二十二页，共64页。A B CF1 F2 F30 0 00 0 10 1 00 1 11 0 01 0 11 1

11、 01 1 10 0 00 0 00 0 00 1 00 0 00 0 11 0 01 1 1 2 逻辑逻辑(lu j)表表达式及化简达式及化简 2 CAABCCBAFBCABCBCAFABABCCABF321第22页/共63页第二十三页，共64页。 3 画逻辑图画逻辑图 3 CAFBCFABF321F3AF2&1F1BC&1&1第23页/共63页第二十四页，共64页。第24页/共63页第二十五页，共64页。1、半半加加器器7.2.1 加法器加法器能对两个1位二进制数进行相加而求得和及进位(jnwi)的逻辑电路称为半加器。半加器真值表Ai BiSi Ci0 00 11 01 10 01 01

12、00 1iiiiiiiiiiBACBABABAS=1&AiBiSiCiAiBiSiCiCO半加器符号半加器电路图加数(ji sh)本位(bnwi)的和向高位的进位第25页/共63页第二十六页，共64页。2、全加器、全加器能对两个1位二进制数进行相加并考虑(kol)低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1Ai、Bi：加数， Ci-1：低位来的进位(jnwi)，Si：本位的和， Ci：向高位的进位(jnw

13、i)。iiiiiiiiiiiiiiiiiiiiBACBABACBABABACBACBAC1111)()(11111111111)()()()(iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBCBACBCBACBACBACBACBAS第26页/共63页第二十七页，共64页。iiiiiiBACBAC1)(全加器的逻辑全加器的逻辑(lu j)图和逻辑图和逻辑(lu j)符号符号=1&AiBiCi-1SiCi 逻辑图图2-2-3 全加器的逻辑图和符号&=11iiiiCBASAiBiCi-1SiCiCI CO逻辑符号第27页/共63页第二十八页，共64页。实现(sh

14、xin)多位二进制数相加的电路称为加法器。串行进位串行进位(jnwi)加加法器法器 C3 S3 C2 S2 C1 S1 C0 S0C0-1A3 B3 A2 B2 A1 B1 A0 B0COCOCOCOCICICICI：进位信号是由低位向高位逐级传递的，速度不高。为了提高运算速度，在逻辑设计上采用超前进位的方法，即每一位的进位根据各位的输入同时预先形成，而不需要等到低位的进位送来后才形成，这种结构的多位数加法器称为超前进位加法器。第28页/共63页第二十九页，共64页。7.2.2 数值数值(shz)比较器比较器用来完成两个二进制数的大小比较的逻辑电路称为(chn wi)数值比较器。设AB时L11

15、；AB时L21；AB时L31。得1位数值(shz)比较器的真值表。A BL1(AB) L2(AB)L3(A=B)L1(AB)&逻逻辑辑(lu j)表表达达式式逻逻辑辑图图第30页/共63页第三十一页，共64页。7.3.1 二进制编码器二进制编码器实现编码(bin m)操作的电路称为编码(bin m)器。输入输 出Y2 Y1 Y0I0I1I2I3I4I5I6I70 0 00 0 10 1 00 1 11 0 01 0 11 0 01 1 13位位二二进进制制编编码码器器输入输入8个互斥的信号输个互斥的信号输出出(shch)3位二进制位二进制代码代码真真值值表表第31页/共63页第三十二页，共64

16、页。753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIYI7I6I5I4 I3I2 I1Y2 Y1 Y0由或门构成111逻逻辑辑(lu j)表表达达式式逻逻辑辑图图第32页/共63页第三十三页，共64页。I7 I6 I5 I4 I3 I2 I1Y2 Y1 Y0&由与非门构成1111111753107632176542IIIIYIIIIYIIIIY第33页/共63页第三十四页，共64页。输 入I输 出Y3 Y2 Y1 Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)0 0 0 00 0

17、 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1输入输入10个互斥的数码个互斥的数码(shm)输出输出4位二进位二进制代码制代码真真值值表表7.3.2 二十进制编码器二十进制编码器第34页/共63页第三十五页，共64页。9753197531076327632176547654298983IIIIIIIIIIYIIIIIIIIYIIIIIIIIYIIIIY逻逻辑辑(lu j)表表达达式式I9 I8 I7I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y0由或门构成1111逻逻辑辑图图第35页/共63页第三十六页，共64页

18、。9753107632176542983IIIIIYIIIIYIIIIYIIYI9 I8 I7 I6 I5 I4 I3 I2 I1Y3 Y2 Y1 Y0111111111&第36页/共63页第三十七页，共64页。在优先编码器中优先级别高的信号排斥级别低的，即具有(jyu)单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。输 入I7 I6 I5 I4 I3 I2 I1 I0输 出Y2 Y1 Y010 10 0 10 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 11 1 11 1 01 0 11 0 00 1

19、10 1 00 0 10 0 0真真值值表表7.3.3 优先优先(yuxin)编码器编码器第37页/共63页第三十八页，共64页。12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY逻辑逻辑(lu j)表表达式达式第38页/共63页第三十九页，共64页。逻辑图逻辑图111111&1&Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I08线线-3线线优优先先(yuxin)编编码码器

20、器如果要求输出、输入均为反变量，则只要在图中的每一个(y )输出端和输入端都加上反相器就可以了。第39页/共63页第四十页，共64页。7.4.1 二进制译码器二进制译码器译码器就是把一种代码转换为另一种代码的电路。把代码状态的特定含义翻译出来的过程称为(chn wi)译码，实现译码操作的电路称为(chn wi)译码器。设二进制译码器的输入端为n个，则输出(shch)端为2n个，且对应于输入代码的每一种状态，2n个输出(shch)中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入(shr)变量的全部状态，故又称为变量译码器。第40页/共63页第四十一页，共64页。3位二进制

21、译码器位二进制译码器A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表真值表输入：输入：3位二进制代码位二进制代码(di m)输出：输出：8个互斥个互斥的信号的信号第41页/共63页第四十二页，共64页。01270126012501240123012201210

22、120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0逻辑逻辑(lu j)表表达式达式逻辑图逻辑图电路特点电路特点(tdin)：与门组成的：与门组成的阵列阵列3 线-8 线译码器第42页/共63页第四十三页，共64页。集成集成(j chn)二进制译码器二进制译码器74LS138 16 15 14 13 12 11 10 974LS138 1 2 3 4 5 6 7 8VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0 A1 A2 S2 S3 S1 Y7 GND74LS138 Y0 Y1 Y2 Y3 Y4

23、 Y5 Y6Y7A0 A1 A2 S2 S3 S1(a) 引脚排列图(b) 逻辑功能示意图A2、 A1、 A0为 二 进 制 译 码 输 入 端 ，07 YY为 译 码输 出 端 （ 低 电 平 有 效 ） ， S1、2S、3S为 选 通 控 制 端 。当11S、032 SS时 ， 译 码 器 处 于 译 码 状 态 ； 当01S、132 SS时 ， 译 码 器 处 于 禁 止 状 态 。第43页/共63页第四十四页，共64页。输 入使 能选 择输 出S1 32SS A2 A1 A001234567 YYYYYYYY 1 0 1 01 01 01 01 01 01 01 00 0 00 0 1

24、0 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 1输入输入(shr)(shr)：自然二进：自然二进制码制码输出输出(shch)(shch)：低电：低电平有效平有效74LS138的真值表的真值表第44页/共63页第四十五页，共64页。例例 用用3/83/8线译码器线译码器74LS13874L

25、S138和两个和两个(lin )(lin )与非门实现与非门实现全加器。全加器。解解 全加器的函数全加器的函数(hnsh)(hnsh)表达表达式为：式为：1111111iiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBACCBACBACBACBAS将输入变量Ai、Bi、分别对应(duyng)地接到译码器的输入端A2、A1、A0，由上述逻辑表达式及74LS138的真值表可得：17161514131211 iiiiiiiiiiiiiiiiiiiiiCBAYCBAYCBAYCBAYCBAYCBAYCBAY第45页/共63页第四十六页，共64页。因此(ync)得出：742174

26、21YYYYYYYYSi76537653YYYYYYYYCi接线图：&AiBiCi-1 1SiCiA2 Y0A1 Y1A1 Y2 Y3 Y4S1 Y5S2 Y6S3 Y774LS138第46页/共63页第四十七页，共64页。二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字(shz)相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。把二-十进制代码(di m)翻译成10个十进制数字信号的电路，称为二-十进制译码器。7.4.2 二二-十进制译码器十进制译码器第4

27、7页/共63页第四十八页，共64页。A3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 01

28、0 0 0 0 0 0 0 0 0真值表真值表第48页/共63页第四十九页，共64页。01239012380123701236012350123401233012320123101230 AAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAY A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&逻辑逻辑(lu j)表达式表达式逻辑图逻辑图第49页/共63页第五十页，共64页。abcdefgh a b c d a f b e f g h g e c d(a) 外形图(b) 共阴极(c) 共阳极+VCC

29、abcdefgh数数码码(shm)显显示示器器用来驱动各种( zhn)显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。7.4.3 显示显示(xinsh)译码译码器器第50页/共63页第五十一页，共64页。第51页/共63页第五十二页，共64页。b=c=f=g=1，a=d=e=0时时c=d=e=f=g=1，a=b=0时时共阴极共阴极(ynj)第52页/共63页第五十三页，共64页。显示显示(xinsh)译码器译码器真值表真值表真值表仅适用真值表仅适用(shyng)(shyng)于共阴于共阴极极LEDLED输 入输 出A3 A2 A1 A

30、0a b c d e f g显示字形0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 1第53页/共63页第五十四页，共64页。7.5.1 数据数据(shj)选择器选择器输 入 D A1 A0输 出 YD0 0 0D1 0 1D2 1 0D3 1 1

31、D0 D1 D2 D3013012011010AADAADAADAADY真值表真值表逻辑逻辑(lu j)表达式表达式地地址址(dzh)变变量量输输入入数数据据由地址码决定从路输入中选择哪路输出。4选选1数据选择器数据选择器第54页/共63页第五十五页，共64页。逻辑图逻辑图1111D0 D1 D2 D3A1A0&1Y第55页/共63页第五十六页，共64页。 16 15 14 13 12 11 10 974LS153 1 2 3 4 5 6 7 8VCC 2S A0 2D3 2D2 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D0 1Y GND集成集成(j chn)双双4选选1数据

32、选择器数据选择器74LS153输 入输 出 S D A1 A0 Y1 0 D0 0 00 D1 0 10 D2 1 00 D3 1 1 0 D0 D1 D2 D3选通控制端选通控制端S为低电平有效，即为低电平有效，即S=0时芯片被选时芯片被选中，处于工作状态；中，处于工作状态；S=1时芯片被禁止，时芯片被禁止，Y0。第56页/共63页第五十七页，共64页。集成集成(j chn)8选选1数据选择器数据选择器74LS151 16 15 14 13 12 11 10 974LS151 1 2 3 4 5 6 7 8VCC D4 D5 D6 D7 A0 A1 A2D3 D2 D1 D0 Y Y S GND第57页/共63页第五十八页，共64页。输 入输 出D A2 A1 A0 SY Y 1D0 0 0 0 0D1 0 0 1