第6章存储器设计

1、存储器存储器存储方式存储方式存储单元存储单元8位二进制位二进制字节字节编号编号地址地址二、 半导体存储器的分类与选用原则1、分类及特点2、选用原则ROM与RAM的选用ROM类型的选用RAM类型的选用芯片型号的选用掩模ROMPROMEPROM E PROMFlash ROM2（4个层面）SRAMDRAM 内存条Flash ROM特点：特点： 兼具兼具EEPROMEEPROM、SRAMSRAM和和DRAMDRAM的优点的优点Flash ROM应用：应用： 主板、显卡主板、显卡BIOS 移动存储器移动存储器 MP3播放器播放器 数码相机、摄像机存储卡数码相机、摄像机存储卡 嵌入式、便携式系统电子盘嵌

2、入式、便携式系统电子盘典型典型Flash ROM芯片：芯片： SST28EF020（256KB) Intel28F032SA（4MB） 速度高、密度大；速度高、密度大； 非易失（掉电时信息不丢失）；非易失（掉电时信息不丢失）；内含命令、状态寄存器，可在系统编程；内含命令、状态寄存器，可在系统编程；可整片可整片/ /按扇区按扇区/ /按页面按页面/ /按字节擦写；按字节擦写；有数据保护、保密能力。有数据保护、保密能力。 存储系统的层次结构存储系统的层次结构 1、存储系统的层次结构、存储系统的层次结构 是指把各种不同存储容量、存取速度和价格的存储器按层是指把各种不同存储容量、存取速度和价格的存储器

3、按层次结构组成多层存储器，并通过管理软件和辅助硬件有机组合成次结构组成多层存储器，并通过管理软件和辅助硬件有机组合成统一的整体，使所存放的程序和数据按层次分布在各种存储器中统一的整体，使所存放的程序和数据按层次分布在各种存储器中, ,核心是解决容量、速度、价格间的矛盾核心是解决容量、速度、价格间的矛盾 2、常用的存储系统的层次结构、常用的存储系统的层次结构 主要由高速缓冲存储器主要由高速缓冲存储器Cache、主存储器和辅助存储器组成、主存储器和辅助存储器组成 3、解决、解决CPU与主存储器速度差所采取的措施与主存储器速度差所采取的措施 （1）CPU内部设置多个通用寄存器内部设置多个通用寄存器

4、（2）采用多存储模块交叉存取）采用多存储模块交叉存取 （3）采用高速缓冲存储器（）采用高速缓冲存储器（Cache） CPU 高速缓存 主存储器 I/O 控制电路 高速缓存 辅存 磁盘 光盘 磁带 存储系统的多级层次结构 存储器的基本性能指标存储器的基本性能指标 1、存储容量、存储容量 （1）存储容量）存储容量=存储器单元数存储器单元数每单元二进制位数每单元二进制位数 （2）换算关系：）换算关系： 1KB=210B=1024B 1MB=220B=1024KB 1GB=230B=1024MB 1TB=240B=1024GB 2、读写速度、读写速度 （1）存取时间：启动一次存储器操作到完成该操作所经

5、历的）存取时间：启动一次存储器操作到完成该操作所经历的时间。时间越小，存储速度越快。如时间。时间越小，存储速度越快。如DRAM：100ns200ns，SRAM：20ns40ns 。（2）存取周期：连续两次独立的存储器操作所需要的最短的时）存取周期：连续两次独立的存储器操作所需要的最短的时间。一般情况下，存取周期略大于存取时间。间。一般情况下，存取周期略大于存取时间。 t tcyccyc(R) 4T t(R) 4T tda da t tD D T T t tcyccyc(R)(R)：最小读出时间：最小读出时间4T 4T ：最小总线周期：最小总线周期t tdada ：地址总线延时时间：地址总线延时

6、时间t tD D ：其他因素引起的总线附加延时：其他因素引起的总线附加延时 3、非易失性：存储器在掉电后信息仍然能够保持、非易失性：存储器在掉电后信息仍然能够保持 4、可靠性：用平均故障时间、可靠性：用平均故障时间MTBF（Mean Time Between Failures）来衡量。）来衡量。MTBF越长，可靠性越高。越长，可靠性越高。 5、功耗：存储器耗电的多少，同时反映了其发热的程度。、功耗：存储器耗电的多少，同时反映了其发热的程度。 6、成本、体积等、成本、体积等存储器芯片与CPU的接口特性设计/扩展存储器系统的基础片选地址片选地址片内地址片内地址高位地址高位地址低位地址低位地址内存地

7、址内存地址1. 各种存储器芯片的接口共性4类接口信号线（电源线除外）数据线地址线片选线读/写控制线直连直连地址译码器DB 低位 高位AB匹配 直连等待产生电路等待产生电路CB相应线CPU不匹配不匹配关键：高低位AB如何划分1.1.线选法线选法除将低位地址线直接接片内地址外，把余下除将低位地址线直接接片内地址外，把余下的高位地址线分别作为各个存储器芯片内片的高位地址线分别作为各个存储器芯片内片选控制信号。选控制信号。注意：片选地址线每次寻址时只能有一位有效，不注意：片选地址线每次寻址时只能有一位有效，不允许同时有多位有效。允许同时有多位有效。A10A10A0A02KB2KB(1)(1)2KB2K

8、B(2)(2)2KB 2KB (3)(3)2KB2KB(4)(4)2KB 2KB (5)(5)CSCSCSCSCSCSCSCSCSCSA11A11A12A12A13A13A14A14A15A15常用片选常用片选控制方法：控制方法：线选法线选法局部译码法局部译码法全译码法全译码法常用片选常用片选控制方法：控制方法：线选法线选法局部译码法局部译码法全译码法全译码法2.2.局部译码法局部译码法对高位地址总线中的一部分对高位地址总线中的一部分( (而不是全部而不是全部) )进行译码，以产生各存储器芯片的片选控进行译码，以产生各存储器芯片的片选控制信号。制信号。A11A11A0A04KB4KB(1)(1

9、)4KB4KB(2)(2)4KB4KB(8)(8)CSCSCSCSCSCSY0Y0Y1Y1Y7Y7译译码码器器A15A15A12A12中任三根中任三根当采用线选法地址线不够用，而又不需要全部存当采用线选法地址线不够用，而又不需要全部存储空间的寻址能力时，可采用这种方法。储空间的寻址能力时，可采用这种方法。常用片选常用片选控制方法：控制方法：线选法线选法局部译码法局部译码法全译码法全译码法4KB4KB(1)(1)A11A11A0A0A15A15A12A12译译码码器器4KB4KB(2)(2)4KB4KB(16)(16)CSCSCSCSCSCSY0Y0Y1Y1Y15Y153.3.全译码法全译码法对

10、高位地址总线全部译码，译码输出作为各对高位地址总线全部译码，译码输出作为各芯片的片选信号。芯片的片选信号。 线选法和局都译码法虽电路简单，但都线选法和局都译码法虽电路简单，但都存在地址重叠和地址不连续问题，使寻址空存在地址重叠和地址不连续问题，使寻址空间利用率降低，所以一般多采用全译码法。间利用率降低，所以一般多采用全译码法。2.内存储器系统的构成原理三项任务确定结构 单体？多体？选择芯片设计接口 关键对8位机，单体对32位机，4体对16位机，双体 BHE、A0组合：组合：BHE A0 总线使用情况总线使用情况 0 0 从偶地址单元开始，在从偶地址单元开始，在16位数据总线上进行字传送位数据总

11、线上进行字传送 0 1 从奇地址单元开始，在高从奇地址单元开始，在高8位数据总线上进行字节传送位数据总线上进行字节传送 1 0 从偶地址单元开始，在低从偶地址单元开始，在低8位数据总线上进行字节传送位数据总线上进行字节传送 1 1 无效无效控制总线控制总线(1)BHE/S7：高：高8位数据总线允许位数据总线允许/状态复用引脚。在总状态复用引脚。在总线周期的线周期的T1状态，此引脚输出状态，此引脚输出BHE信号，表示高信号，表示高8位数位数据线据线D15-D8上的数据有效。上的数据有效。 在在8086中，中，S7未定义。未定义。A0A23BHE80286D0D15地址锁存器80286存储器结构A

12、1A23A0BHE地址总线D0D7D8D15数据总线偶数存储体奇数存储体A2A31BHE80386/80486BE0BE3D0D31地址锁存器386/486存储器结构存储体0存储体1存储体2存储体3数据收/发驱动器A2A31BE0BE1BE2BE3D0D7D16D23D24D31D8D15D0D313、归结为（8位）单体存储器的设计： 芯片选择芯片选择 接口设计接口设计 位、字扩展位、字扩展通过位扩展，满足（8位）字长要求通过字扩展，满足字数（地址单元数）要求重点是在地址分配基础上的地址译码重点是在地址分配基础上的地址译码与地址总线的连接与地址总线的连接/转换转换与控制总线的连接/转换与数据总

13、线的连接/转换n 用多片存储芯片构成一个需要的内存空间；用多片存储芯片构成一个需要的内存空间；n 各存储器芯片在整个内存中占据不同的地址范各存储器芯片在整个内存中占据不同的地址范 围；围；n 任一时刻仅有一片（或一组）被选中。任一时刻仅有一片（或一组）被选中。n 存储器芯片的存储容量等于：存储器芯片的存储容量等于： 单元数单元数每单元的位数每单元的位数字节数字节数字长字长扩展扩展单元单元扩展扩展字长字长LS158A0A7A8A152164A2164A2164ADBABD0D1D70000HFFFFH.A0A10DBABD0D7A0A10R/WCS2K8D0D7A0A102K8D0D7D0D7A

14、0A10CS译译码码器器Y0Y1高高位位地地址址R/WG1G2AG2BCBAY2Y3&MEMRMEMWA19A18A17A1674LS138高位地址：高位地址：n 芯片芯片1： 0 0 1 0n 芯片芯片2： 0 0 1 1A19A18A17A16芯片芯片1芯片芯片2【例例】试用8K4位存储芯片设计一个48KB容量 的 8位单体存储器。设地址总线为A19A0 ,存储 器起始地址为90000H。解解：（：（1）位扩展）位扩展确定芯片数/组，满足字长要求； （组内各芯片CS端并联，数据线分联） （2）字扩展）字扩展确定组数，满足容量要求； （各组CS端分联，对应数据端并联） （3）选择译码

15、芯片，进行地址译码设置）选择译码芯片，进行地址译码设置 满足地址范围要求； （4）直接画出接口连接图。）直接画出接口连接图。【例【例2】设计结果图：】设计结果图：CSCS（1111）8k8kx x4 4位位CSCS（1212）8k8kx x4 4位位CSCS（2 2）8k8kx x4 4位位CSCS（1 1）8k8kx x4 4位位74LS13874LS138A A1818A A1717A A1616A A1515A A1414A A1313A A1919MRMRMWMWD D7 7 D D0 0A A1212A A0 0| |D D7 7 D D4 4D D3 3 D D0 0D D3 3 D D0 0D D7 7 D D4 4Y Y7 7Y Y1