第2章PLD器件

1、 n可编程逻辑器件可编程逻辑器件PLD（programmable logic device) ：PLD是做为一种通用集成电路生产的，他的逻辑功能按照用户对器件编程来搞定。一般的PLD的集成度很高，足以满足设计一般的数字系统的需要。这样就可以由设计人员自行编程而把一个数字系统“集成”在一片PLD上，而不必去请芯片制造厂商设计和制作专用的集成电路芯片了。 PLD的发展历程的发展历程 20世纪世纪70年代年代的的PROM和和PLA器件器件 AMD公公司推出司推出PAL器件器件 20世纪世纪80代美国代美国Lattice公公司司GAL器器件件 FPGA器器件件 EPLD器器件件 CPLD器器件件 内嵌

2、复杂内嵌复杂功能模块功能模块的的SoPC 1985年，美国年，美国Xilinx公司推出了现场可编程公司推出了现场可编程门阵列（门阵列（FPGA，Field Programmable Gate Array） CPLD（Complex Programmable Logic Device），即复杂可编程逻辑器件，是从），即复杂可编程逻辑器件，是从EPLD改进而来的。改进而来的。PLDPLD的集成度分类的集成度分类 可编程逻辑器件（PLD） 简单 PLD 复杂 PLD PROM PAL PLA GAL CPLD FPGA 一般将一般将GAL22V10（500门门750门门 ）作为简单）作为简单PLD和

3、高密和高密度度PLD的分水岭的分水岭PLD器件按照可以编程的次数可以分为两类：器件按照可以编程的次数可以分为两类：(1) 一次性编程器件（一次性编程器件（OTP，One Time Programmable）(2) 可多次编程器件可多次编程器件OTP类器件的特点是：只允许对器件编程一次，不能修改，类器件的特点是：只允许对器件编程一次，不能修改，而可多次编程器件则允许对器件多次编程，适合于在科研开而可多次编程器件则允许对器件多次编程，适合于在科研开发中使用。发中使用。按编程特点分类按编程特点分类(1)熔丝（熔丝（Fuse）(2)反熔丝（反熔丝（Antifuse）编程元件）编程元件(3)紫外线擦除、

4、电可编程，如紫外线擦除、电可编程，如EPROM。(4)电擦除、电可编程方式，电擦除、电可编程方式，(EEPROM、快闪存储器（、快闪存储器（Flash Memory），如多数），如多数CPLD(5)静态存储器（静态存储器（SRAM）结构，如多数）结构，如多数FPGA 按编程元件和编程工艺划分按编程元件和编程工艺划分（1）基于乘积项（）基于乘积项（Product-Term）结构）结构的的PLD器件。器件。（2）基于查找表（）基于查找表（Look Up Table，LUT）结构的）结构的PLD器件。器件。按结构特点分类按结构特点分类输入缓冲电路与阵列或阵列输出缓冲电路输入输出PLD器件的原理结构图

5、器件的原理结构图 缺点：器件规模不容易做的很大。缺点：器件规模不容易做的很大。目前绝大多数的目前绝大多数的FPGA采用查找表结构采用查找表结构 。 数字电路符号表示数字电路符号表示 常用逻辑门符号与现有国标符号的对照常用逻辑门符号与现有国标符号的对照 PLD电路符号表示电路符号表示 与门、或门的表示与门、或门的表示 nPLD连接表示法 简单 PLD PROM PAL PLA GALPROM 与阵列（不可编程）或阵列（可编程）0A1A1nA0W1W1pW0F1F1mFnp2 PROM的逻辑阵列结构的逻辑阵列结构 PROM PROM表达的表达的PLD阵列图阵列图 与阵列（固定）或阵列（可编程）0A

6、1A1A1A0A0A1F0FPROM中包含一个固中包含一个固定的与阵列与一个可定的与阵列与一个可编程的或阵列编程的或阵列 PROM 用用PROM完成半加器逻辑阵列完成半加器逻辑阵列 01110100AAFAAAAF与阵列（固定）或阵列（可编程）0A1A1A1A0A0A1F0FPLA PLA逻辑阵列示意图逻辑阵列示意图 与阵列（可编程）或阵列（可编程）0A1A1A1A0A0A1F0FPLA在结构上由可编在结构上由可编程的与阵列与一个可程的与阵列与一个可编程的或阵列构成。编程的或阵列构成。图中图中PLA只包含只包含4个乘个乘积项。积项。优点：优点：芯片利用率高、芯片利用率高、节省芯片面积；节省芯片

7、面积；缺点：缺点：对开发软件要对开发软件要求高、优化算法复杂、求高、优化算法复杂、运行速度低。运行速度低。PLA与与 PROM的比较的比较 0A1A1F0F2A2F0A1A1F0F2A2FPAL PAL结构结构 PAL的常用表示的常用表示 0A1A1F0F0A1A1F0FPAL的与阵列是可编程，或阵列是固的与阵列是可编程，或阵列是固定的。定的。优点：优点：送到或门的乘积项是固定的大送到或门的乘积项是固定的大大简化了设计算法；大简化了设计算法；PAL PAL22V10部分结构图部分结构图GAL GAL22V10的结构（局部）的结构（局部） GAL器件在与或阵列上沿用了器件在与或阵列上沿用了PAL

8、的的与阵列是可编程，或阵列是固定的。与阵列是可编程，或阵列是固定的。但在输出结果上做了较大改进，设计但在输出结果上做了较大改进，设计了独特的输出逻辑宏单元（了独特的输出逻辑宏单元（OLMC） GAL22V10的的OLMC结构结构CPLD器件是在器件是在PAL、GAL基础上发展起来的，基础上发展起来的，的，它由的，它由可编程逻辑宏单元可编程逻辑宏单元、可编程可编程I/O单单元元，和，和可编程内部连线可编程内部连线3大部分组成。大部分组成。每个宏单元由类似每个宏单元由类似PAL的电路块构成。的电路块构成。每个宏模块通过芯片内部的连线资源互连，并每个宏模块通过芯片内部的连线资源互连，并连接到连接到I

9、/O块。块。CPLD器件的结构器件的结构可编程逻可编程逻辑宏单元辑宏单元可编程可编程I/O单单元元可编程连可编程连线阵列线阵列（1）可编程逻辑宏单元）可编程逻辑宏单元可编程逻辑宏单元是器件的逻辑组成核心，宏单元可编程逻辑宏单元是器件的逻辑组成核心，宏单元内部主要包括与阵列和或阵列、可编程触发器和多内部主要包括与阵列和或阵列、可编程触发器和多路选择器等电路，能独立地配置为时序逻辑或组合路选择器等电路，能独立地配置为时序逻辑或组合逻辑工作方式。逻辑工作方式。2.5.1宏单元结构宏单元结构多触发器结构和多触发器结构和“隐埋隐埋”触发器结构触发器结构。GAL器件每个器件每个输出宏单元只有一个触发器，而

10、输出宏单元只有一个触发器，而CPLD的宏单元内通常的宏单元内通常含两个或两个以上的触发器，其中一个触发器与输出端含两个或两个以上的触发器，其中一个触发器与输出端相连，其余触发器的输出不与输出端相连，但可以通过相连，其余触发器的输出不与输出端相连，但可以通过相应的缓冲电路反馈到与阵列，从而与其他触发器一起相应的缓冲电路反馈到与阵列，从而与其他触发器一起构成较复杂的时序电路。构成较复杂的时序电路。CPLD的逻辑宏单元特点：的逻辑宏单元特点：CPLD的逻辑宏单元特点：的逻辑宏单元特点：乘积项共享结构。乘积项共享结构。在在PAL和和GAL的与或阵列中，每个或的与或阵列中，每个或门的输入乘积项最多为门的

11、输入乘积项最多为8个，当要实现多于个，当要实现多于8个乘积项的个乘积项的“与与-或或”逻辑函数时，必须将逻辑函数时，必须将“与与-或或”函数表达式进行函数表达式进行逻辑变换。在逻辑变换。在CPLD宏单元中，如果输出表达式的与项较宏单元中，如果输出表达式的与项较多，对应的或门输出端不够用时，可以借助可编程开关将多，对应的或门输出端不够用时，可以借助可编程开关将同一单元（或其他单元）中的其他或门与之联合起来使用，同一单元（或其他单元）中的其他或门与之联合起来使用，或者在每个宏单元中提供未使用的乘积项供其他宏单元使或者在每个宏单元中提供未使用的乘积项供其他宏单元使用和共享，从而提高了资源利用率，实现

12、快速复杂的逻辑用和共享，从而提高了资源利用率，实现快速复杂的逻辑函数。函数。CPLD的逻辑宏单元特点：的逻辑宏单元特点：异步时钟和时钟选择。异步时钟和时钟选择。CPLD器件与器件与PAL、GAL相比，相比，其触发器的时钟即可以同步工作又可以异步工作，有些其触发器的时钟即可以同步工作又可以异步工作，有些器件中触发器的时钟还可以通过数据选择器或时钟网络器件中触发器的时钟还可以通过数据选择器或时钟网络进行选择。此外，逻辑宏单元内触发器的异步清零和异进行选择。此外，逻辑宏单元内触发器的异步清零和异步置位也可以用乘积项进行控制，因而使用起来更加灵步置位也可以用乘积项进行控制，因而使用起来更加灵活活。（2

13、）可编程）可编程I/O单元单元输入输入/输出单元，简称输出单元，简称I/O单元（或单元（或IOC），它是芯），它是芯片内部信号到片内部信号到I/O引脚的接口部分。由于阵列型引脚的接口部分。由于阵列型HDPLD通常只有几个专用输入端，大部分端口均通常只有几个专用输入端，大部分端口均为为I/O端，而且系统的输入信号常常需要锁存，因此，端，而且系统的输入信号常常需要锁存，因此，I/O常作为一个独立单元来处理。常作为一个独立单元来处理。负责输入负责输入/输出电器特性控制，比如可以设定集电极输出电器特性控制，比如可以设定集电极开路输出、摆率控制、三态输出等。开路输出、摆率控制、三态输出等。（3）可编程连

14、线阵列）可编程连线阵列（Programmable Interconnet Array，PIA）CPLD器件提供丰富的内部可编程连线资源。可编程内部连器件提供丰富的内部可编程连线资源。可编程内部连线的作用是给各逻辑宏单元之间及逻辑宏单元与线的作用是给各逻辑宏单元之间及逻辑宏单元与I/O单元之单元之间提供互连网络。各逻辑宏单元通过可编程内部连线接收来间提供互连网络。各逻辑宏单元通过可编程内部连线接收来自专用输入端或通用输入端的信号，并将宏单元的信号反馈自专用输入端或通用输入端的信号，并将宏单元的信号反馈到其需要到达的目的地。这种互连机制有很大的灵活性，它到其需要到达的目的地。这种互连机制有很大的灵

15、活性，它允许在不影响引脚分配的情况下改变内部的设计。允许在不影响引脚分配的情况下改变内部的设计。 MAX 7000S器件的内部结构器件的内部结构 宏单元，用来实现宏单元，用来实现基本逻辑功能。基本逻辑功能。可编程连线负责信号传可编程连线负责信号传递，连接所有宏单元。递，连接所有宏单元。负责输入负责输入/输出电气特性输出电气特性控制，例如设定集电极控制，例如设定集电极开路输出、三态输出等开路输出、三态输出等 MAX 7000S器件的宏单元结构器件的宏单元结构乘积项阵列，乘积项阵列，与阵列与阵列或阵列，与乘积项阵或阵列，与乘积项阵列构成组合逻辑。列构成组合逻辑。可编程触发器，根据需要触发器可以分别

16、配置可编程触发器，根据需要触发器可以分别配置为具有可编程时钟控制的为具有可编程时钟控制的D、JK或或SR触发器工触发器工作方式，它的时钟、清零输入都可以通过编程作方式，它的时钟、清零输入都可以通过编程选择，可以使用专用的全局清零和全局时钟，选择，可以使用专用的全局清零和全局时钟，也可使用内部逻辑产生时钟和清零。也可使用内部逻辑产生时钟和清零。如果不需要触发，也可将触发器盘路，信号直如果不需要触发，也可将触发器盘路，信号直接输给接输给PIA或输出到或输出到I/O引脚。引脚。 对于简单的逻辑函数，只需要一个宏单元即可完成，对于简单的逻辑函数，只需要一个宏单元即可完成，但对于复杂电路，一个宏单元是不

17、能实现的，这时就需但对于复杂电路，一个宏单元是不能实现的，这时就需要通过要通过并联扩展项并联扩展项和和共享扩展项共享扩展项将将多个宏单元相连多个宏单元相连，宏，宏单元的输出也可以连接到可编程连线阵列，作为另一个单元的输出也可以连接到可编程连线阵列，作为另一个宏单元的输入，这样宏单元的输入，这样CPLD就可以实现更为复杂的逻辑就可以实现更为复杂的逻辑关系。关系。 由于CPLD是由与或阵列构成的，器件规模不容易做的很大，后来人们构造出另一种可编程的逻辑结构，即查找表结构，大部分FPGA采用查找表结构。查找表原理类似于查找表原理类似于ROM，其物理结构是静态存储器，其物理结构是静态存储器（SRAM）

18、，），N个输入项的逻辑函数可以由一个个输入项的逻辑函数可以由一个2N位位容量的容量的SRAM来实现，函数值存放在来实现，函数值存放在SRAM中，中，SRAM的地址线起输的地址线起输入作用，入作用，SRAM的输出为逻辑函数值，由连线开关实现与其他的输出为逻辑函数值，由连线开关实现与其他功能块的连接。功能块的连接。4输入输入LUT及内部结构图及内部结构图 基于查找表结构的特点基于查找表结构的特点：（1）一个）一个N输入查找表可以实现输入查找表可以实现N个输入变量的任何逻个输入变量的任何逻辑功能。辑功能。（3）器件的）器件的LUT的输入变量一般是的输入变量一般是4个或个或5个，所以存储个，所以存储单

19、元的个数一般是单元的个数一般是16个或个或32个。输入变量多于个。输入变量多于4个或个或5个个的逻辑函数，可以用多个的逻辑函数，可以用多个查找表级联查找表级联来实现。来实现。（2）一个）一个N输入查找表需要对应输入查找表需要对应2Nbits的的SRAM存储单存储单元。元。 FPGA逻辑块中，除了有逻辑块中，除了有LUT外，一般还包含触发外，一般还包含触发器等电路。器等电路。作用：将作用：将LUT输出值保存，用以实现时序逻辑电路。输出值保存，用以实现时序逻辑电路。 也可将触发器旁路，实现组合逻辑功能。也可将触发器旁路，实现组合逻辑功能。FPGA器件的内部结构示意图器件的内部结构示意图 LUT加上

20、触发器结构 Xilinx的的FPGA器件器件XC4000，属于中等规模，属于中等规模FPGA器件，器件，XC4000的基本逻辑块为可配置逻辑块（的基本逻辑块为可配置逻辑块（Configurable Logic Block，CLB）可配置逻辑块（可配置逻辑块（CLB）输入输入/输出模块（输出模块（I/O Block，IOB）布线通道（布线通道（Routing Channels） XC4000器件的器件的CLB结构结构D触发器，具有异步置位和复位端，有公共的时钟输入端。主要用来实现寄存器逻辑。数据选择器可以被编程，用来选择触发器的输入信号、时钟有效边沿和输出信号等。1.可配置逻辑块（可配置逻辑块（

21、CLB）单长线单长线:CLB的输入端和输出端的输入端和输出端与相邻单长线相连。与相邻单长线相连。双长线：将两个不相邻的双长线：将两个不相邻的CLB连接起来。连接起来。2.布线通道布线通道布线通道用来提供高速可靠的内部连线，它将布线通道用来提供高速可靠的内部连线，它将CLB之间、之间、CLB和和IOB之间连接起来，以构成复杂的逻辑。布线通之间连接起来，以构成复杂的逻辑。布线通道由许多金属线段构成。道由许多金属线段构成。CPLD与与FPGA区别：区别：l结构结构不同，不同，CPLD乘积项阵列，乘积项阵列，FPGA基于基于SRAM查找查找表结构。表结构。l集成度集成度不同不同l应用范围应用范围不同，

22、不同，CPLD（与或）逻辑能力强，而寄存器（与或）逻辑能力强，而寄存器少，适合控制密集系统。少，适合控制密集系统。FPGA逻辑能力弱，但寄存器逻辑能力弱，但寄存器多，适用于数字密集型系统。多，适用于数字密集型系统。l使用方法使用方法不同，不同，CPLD非易失，非易失，FPGA易失外部添加器易失外部添加器件存储数据。件存储数据。1熔丝熔丝(Fuse)型器件型器件 2反熔丝反熔丝(Anti-fuse)型器件型器件 3EPROM型，紫外线擦除电可编程型，紫外线擦除电可编程4EEPROM型型 6SRAM型型 5Flash型型 浮栅编程元件浮栅编程元件1.熔丝型开关熔丝型开关一般在需要编程的互连节点上设

23、置相应的熔丝开关。在一般在需要编程的互连节点上设置相应的熔丝开关。在编程时，需要保持连接的节点保留熔丝，需要去除连接编程时，需要保持连接的节点保留熔丝，需要去除连接的节点烧断熔丝。的节点烧断熔丝。熔丝开关烧断后不能回复，只能编程一次。熔丝开关烧断后不能回复，只能编程一次。PROM、EPLD和和FPGA等。等。缺点：缺点：编程电流大、占用芯片面积大。编程电流大、占用芯片面积大。2.反熔丝型开关反熔丝型开关通过击穿介质来达到连通线路的目的。这些开关元件在通过击穿介质来达到连通线路的目的。这些开关元件在未编程时处于开路状态，编程时，在其两端加上编程电未编程时处于开路状态，编程时，在其两端加上编程电压

24、，反熔丝就会由高阻抗变为低阻抗，从而实现两个极压，反熔丝就会由高阻抗变为低阻抗，从而实现两个极间的连通，而编程电压撤出后也一直处于导通状态。间的连通，而编程电压撤出后也一直处于导通状态。PLICE反熔丝介质反熔丝介质未编程时呈现很高的阻抗，当加上未编程时呈现很高的阻抗，当加上18V的编程电压将其的编程电压将其击穿后，阻抗很低，反熔丝在硅片上只占一个通孔的面击穿后，阻抗很低，反熔丝在硅片上只占一个通孔的面积。积。特点：特点：占用硅片面积小，适宜做集成度很高的可编程逻占用硅片面积小，适宜做集成度很高的可编程逻辑器件的编程元件。辑器件的编程元件。3.浮栅编程元件浮栅编程元件用浮栅存储电荷的方法来保存

25、编程数据的，因此断电时，用浮栅存储电荷的方法来保存编程数据的，因此断电时，存数的数据是不会丢失的。存数的数据是不会丢失的。（1）EPROM基本结构是浮栅管，相当于一个电子开关。当基本结构是浮栅管，相当于一个电子开关。当浮栅管没有注入电子时，浮栅导通；反之，截止。浮栅管没有注入电子时，浮栅导通；反之，截止。（2）EEPROM（3）闪速存储器（）闪速存储器（Flash Memory）n有有G1，G2两个栅极，两个栅极，G1没有引出线为浮栅，没有引出线为浮栅，G2控制栅，在控制栅，在D和和S间加几十伏电压脉冲，在沟道中产生足够强电场，令电子加速间加几十伏电压脉冲，在沟道中产生足够强电场，令电子加速跃

26、入浮栅，跃入浮栅，G1带负电荷，带负电荷，G1开启电压变得很高，即使开启电压变得很高，即使G2栅加高栅加高电平，该管也无法导通，相当于存储了电平，该管也无法导通，相当于存储了“0”n反之，反之，G1栅无电子积累，栅无电子积累，MOS管开启电压低，当管开启电压低，当G2栅为高时，栅为高时，该管导通，相当于存储了该管导通，相当于存储了“1”。nEPROM出厂时为全出厂时为全“1”状态，使用者根据需要写状态，使用者根据需要写“0”，在写，在写“0”时，在时，在P端加端加20多伏正脉冲即可。多伏正脉冲即可。EPROM存储器存储器4.基于基于SRAM的编程元件的编程元件大多数大多数FPGA用它来存数配置

27、数据，所以又称为配置存用它来存数配置数据，所以又称为配置存储器。它的基本单元由储器。它的基本单元由5个晶体管组成的存储器。个晶体管组成的存储器。SRAM是易失性元件，是易失性元件，FPGA每次上电必须重新加载数每次上电必须重新加载数据，这些加载数据一般要存放到外加的非易失性存储器据，这些加载数据一般要存放到外加的非易失性存储器中。中。 随着微电子技术、微封装技术和印制板制造技术的不断发随着微电子技术、微封装技术和印制板制造技术的不断发展，印制电路板变得越来越小，密度越来越大，复杂程度越来展，印制电路板变得越来越小，密度越来越大，复杂程度越来越高，使用万用表、示波器测试芯片的传统越高，使用万用表

28、、示波器测试芯片的传统“探针探针”方法已不方法已不能满足要求。在这种背景下，早在能满足要求。在这种背景下，早在20世纪世纪80年代，联合测试行年代，联合测试行动组动组(Joint Test Action Group，简称，简称JTAG)就起草了边界扫描就起草了边界扫描测试测试(Boundary Scan Testing，简写，简写BST)技术规范，后来在技术规范，后来在1990年被批准为年被批准为IEEE标准标准1149.1-1990规定，简称规定，简称JTAG标准。标准。该规范提供了有效地测试引线间隔致密的电路板上元器件的能该规范提供了有效地测试引线间隔致密的电路板上元器件的能力。力。边界扫

29、描测试有两大优点：边界扫描测试有两大优点：一是方便芯片的故障定一是方便芯片的故障定位，能迅速准确地测试两个芯片管脚的连接是否可靠，位，能迅速准确地测试两个芯片管脚的连接是否可靠，提高测试检验效率；二是具有提高测试检验效率；二是具有JTAG接口的芯片，内置接口的芯片，内置一些预先定义好的功能模式，通过边界扫描通道来使芯一些预先定义好的功能模式，通过边界扫描通道来使芯片处于某个特定的功能模式，以提高系统控制的灵活性，片处于某个特定的功能模式，以提高系统控制的灵活性，方便系统设计。方便系统设计。边界扫描技术是一种应用于数字集成电路器件的测试性结边界扫描技术是一种应用于数字集成电路器件的测试性结构设计

30、方法。所谓构设计方法。所谓“边界边界”是指测试电路被设置在是指测试电路被设置在IC器件逻器件逻辑功能电路的四周，位于靠近器件输入、输出引脚的边界处。辑功能电路的四周，位于靠近器件输入、输出引脚的边界处。所谓所谓“扫描扫描”是指连接器件各输入、输出引脚的测试电路实际是指连接器件各输入、输出引脚的测试电路实际上是一组串行移位寄存器，这种串行移位寄存器被叫做上是一组串行移位寄存器，这种串行移位寄存器被叫做“扫描扫描路径路径”，沿着这条路径可输入由，沿着这条路径可输入由“0” 和和“1”组成的各种编码，组成的各种编码，对电路进行对电路进行“扫描扫描”式检测，从输出结果判断其是否正确。式检测，从输出结果

31、判断其是否正确。边界扫描技术的含义边界扫描技术的含义ISP（In-System Programming）在系统编程，指的）在系统编程，指的是对器件、电路板或整个电子系统的逻辑功能可随时进行是对器件、电路板或整个电子系统的逻辑功能可随时进行修改或重构的能力。这种重构和修改可以在产品设计、生修改或重构的能力。这种重构和修改可以在产品设计、生产过程的任一环节进行，甚至是交付用户以后。产过程的任一环节进行，甚至是交付用户以后。在系统编程通过编程电缆和编程接口，将配置数据从计算在系统编程通过编程电缆和编程接口，将配置数据从计算机下载至具有机下载至具有ISP功能的芯片。功能的芯片。未编程前先焊接安装未编程

32、前先焊接安装n 减少对器件的触摸减少对器件的触摸和损伤和损伤n 不计较器件的封装不计较器件的封装形式形式系统内编程系统内编程-ISPn 样机制造方便样机制造方便n 支持生产和测试支持生产和测试流程中的修改流程中的修改在系统现场重编程修改在系统现场重编程修改n 允许现场硬件升级允许现场硬件升级n 迅速方便地提升功能迅速方便地提升功能在系统编程一般采用在系统编程一般采用IEEE 1149.1 JTAG接口进行，比如接口进行，比如Altera的的MAX7000、MAX3000等等CPLD器件使用了器件使用了TCK、TDO、TMS和和TDI这四条这四条JTAG信号线。信号线。JTAG接口本来是用来进行

33、边界扫描测试的，用它同时接口本来是用来进行边界扫描测试的，用它同时作为编程接口，可以减少对芯片引脚的占用，由此在作为编程接口，可以减少对芯片引脚的占用，由此在IEEE 1149.1边界扫描测试接口规范的基础上产生了边界扫描测试接口规范的基础上产生了IEEE 1532编程标准，以对编程标准，以对JTAG编程方式进行标准化。编程方式进行标准化。（1）高速：工作频率可以达到）高速：工作频率可以达到400MHz。（2）超低功耗：超低的待机功耗。）超低功耗：超低的待机功耗。（3）超大容量：最高达到）超大容量：最高达到1024个宏单元。个宏单元。（4）支持全系列工作电压：提供）支持全系列工作电压：提供1.

34、8V、2.5V、3.3V、5V工作工作电压的芯片。电压的芯片。 1. ispLSI器件的结构与特点器件的结构与特点 （1）采用）采用UltraMOS工艺。工艺。（2）系统可编程功能，所有的）系统可编程功能，所有的ispLSI器件均支持器件均支持ISP功能。功能。（3）边界扫描测试功能。）边界扫描测试功能。（4）加密功能。）加密功能。（5）短路保护功能。）短路保护功能。 2. ispMACH4000系列系列 3. Lattice EC & ECP系列系列 ispMACH4000系列系列CPLD器件有器件有3.3V、2.5V 和和 1.8V 三种供电电压，分别属于三种供电电压，分别属于 i

35、spMACH 4000V、ispMACH 4000B 和和 ispMACH 4000C 器件系列。器件系列。 在系统可编程模拟电路（在系统可编程模拟电路（in system programmability Programmable Analog Circuits, ispPAC）也是）也是Lattice的产的产品，品，PAC器件允许设计者使用开发软件在计算机中设计、器件允许设计者使用开发软件在计算机中设计、修改模拟电路，进行电路特性模拟，最后通过编程电缆将修改模拟电路，进行电路特性模拟，最后通过编程电缆将设计方案下载至芯片，设计方案下载至芯片，PAC器件可实现如下功能；器件可实现如下功能；（1

36、）信号处理：能够对模拟信号进行放大、衰减、滤波。）信号处理：能够对模拟信号进行放大、衰减、滤波。（2）信号运算：对信号进行求和、求差、积分运算。）信号运算：对信号进行求和、求差、积分运算。（3）信号转换：能把数字信号转换成模拟信号。）信号转换：能把数字信号转换成模拟信号。Xilinx公司的公司的FPGA和和CPLD器件系列器件系列 1. Xilinx的的FPGA 2. CPLD器件器件 3. Xilinx的配置器件的配置器件SPROM4. Xilinx的的IP核核 Xilinx公司的公司的FPGA和和CPLD器件系列器件系列 1. Xilinx的的FPGA Xilinx在在1985年首次推出了年首次推出了FPGA，在这之后，不断推出新的集成度，在这之后，不断推出新的集成度更高、速度更快、价格更低的新一代器件。更高、速度更快、价格更低的新一代器件。XC2000、XC4000、Spartan、Virtex、Virtex-E这些这些FPGA器件已经被淘汰，代之以新一器件已经被淘汰，代之以新一代器件。代器件。（1）Virtex-4、Virtex-II pro器件器件（2）Spartan-3E、Spartan-3、Spartan-