数字电子技术课程设计篮球30秒计时器设计

1、河南理工大学数字电子技术课程设计题 目：篮球竞赛30秒计时器设计学 号：姓 名：许慧芳班 级：通信11-3班2022年5月1日摘要本课程设计是脉冲数字电路的简单应用，设计了篮球竞赛30秒计时器。此计时器功能齐全，可以直接清零、启动、暂停和连续以及具有光电报警功能，同时应用了七段数码管来显示时间。此计时器有了启动、暂停和连续功能，可以方便地实现断点计时功能，当计时器递减到零时，会发出光电报警信号。本设计完成的中途计时功能，实现了在许多的特定场合进行时间追踪的功能，在社会生活中也具有广泛的应用价值。此计时器的设计采用模块化结构，主要由以下3个组成，即计时模块、控制模块、以及译码显示模块。在设计此计

2、时器时，采用模块化的设计思想，使设计起来更加简单、方便、快捷。此电路是以时钟产生，触发，倒计时计数，译码显示为主要功能，在此结构的基础上，构造主体电路和辅助电路两个部分。关键字:计时器光电报警模块化目录摘要2前言3第一章 计数器概述 41.1 计时器的特点及应用 41.2 设计任务及要求 4 基本要求4 设计任务及目标4 主要参考器件4第二章 电路设计原理52.1电路组成52.2 设计思路52.3 设计方案5第三章 单元模块 63.1秒脉冲发生器6 3.11计时器的基本原理6秒脉冲发生器电路设计73.2 8421BCD码递减计数器模块73.2.1 74LS192的工作原理8计数器单元电路83.

3、3译码显示器874LS48七段显示译码器83.4辅助控制电路9报警电路9暂停工作电路9置数工作电路10清零工作电路10总电路11第四章 总结11参考文献12第一章 计时器概述1.1计时器的特点及应用 计时器的种类很多。按构成计时器的各触发器是否使用同一个时钟脉冲源来分，可以分为同步计时器和异步计时器。根据计时制的不同，可以分为二进制、十进制和任意进制计时器。根据计时器的增减趋势，又可以分为加法、减法和可逆计时器。还有可预置数和可编程序功能计时器等等。目前，无论是TTL还是CMOS集成电路，多有品种较齐全的中规模集成计时器，使用者只要借助于期间手册提供的功能表和工作波形图及管脚图排列，就能正确地

4、使用这些器件。1.2 设计任务及要求基本要求：（1） 具有显示30秒计时功能；（2） 系统设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能；（3） 在直接清零时，要求数码管显示器灭灯；（4） 计时器为30秒递减计时，其计时间隔为1秒； （5） 计时器递减计时到零时，数码显示器不能灭灯，同时发出光电报警信号。 设计任务及目标： （1） 根据原理图分析各单元电路的功能；（2）熟悉电路中所用到的各集成块的管脚及其功能；（3）进行电路的装接、调试，直到电路能达到规定的设计要求；（4）写出完整、详细的课程设计报告。 主要参考器件： NE555 74LS192 74LS48第二章 电路设计原理

5、2.1电路组成30秒计时器的总体参考方案框图如图2-1所示。它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路（简称控制电路）等五个模块组成。其中计数器和控制电路是系统的主要模块。计数器完成30秒计时功能，而控制电路完成计数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。秒脉冲发生器计数器译码显示控制电路报警电路外部操作开关图2-1 30秒计时器系统设计框图秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不太高，故电路可采用555集成电路或由TTL与非门组成的多谐振荡器构成。2.2设计思路定时电路主要由振荡器和计

6、数器组成。该电路设计思路如下：1设计一个秒脉冲发生器，这里采用555定时器来产生这个计时脉冲。2设计30秒递减计时电路，由秒脉冲发生器控制其计数，每隔1秒钟，计数器减1。3设计译码显示电路，显示器能显示计数器的即时计数数值。4设计报警电路，当计数器递减计时到零时（即定时时间到，显示器上显示00），发出报警信号。5设计外部操作开关控制计时器的直接清零、启动和暂停/连续计时。23设计方案分析设计任务，计数器和控制电路是系统的主要部分。计数器完成30s计时功能，而控制电路具有直接控制计数器的启动计数、暂停连续计数、译码显示电路的显示和灭灯功能。为了满足系统的设计要求，在设计控制电路时，应正确处理各个

7、信号之间的时序关系。在操作直接清零开关时，要求计数器清零，数码显示器灭灯。当启动开关闭合时，控制电路应封锁时钟信号CP，同时计数器完成置数功能，译码显示电路显示“30”字样；当启动开关断开时，计数器开始计数；当暂停连续开关拨在暂停位置上时，计数器停止计数，处于保持状态；当暂停连续开关拨在连续时，计数器继续递减计数。第三章 单元模块根据设计思路和原理框图，对各个单元电路进行分析，逐次设计出各个单元电路。3.1秒脉冲发生器555定时器内部结构图如图3.1所示。3.1.1 555定时器电路的基本原理图3.2 555定时器逻辑符号和引脚图3.1 555定时器内部结构由3.1图可以看出，555内部结构包

8、括两个电压比较器C1和C2，一个基本RS触发器和一个集电极开路的放电三极管TD三部分构成。VI1是比较器C1的反相输入端，也称阈值端，用TH表示。VI2是比较器C2的同相输入端，也称触发端，用TR表示。VR1和VR2是C1和C2的基准电压，VCO是控制电压输入端，当VCO悬空时，VR1=2/3VCC，VR2= 1/3VCC。若VCO接固定电压时，VR1=VCO， VR2=1/2VCO 。/RD是清零端，当/RD=0时，VO=0；当/RD=1时，电路处于工作状态。555定时器的逻辑功能主要取决于比较器C1、C2的工作状态，分析如下，在无外加控制电压VCO的情况下：1、当VI1>VR1，VI

9、2>VR2时，比较器输出VCl=0，VC2=1，触发器置0，使得定时器输出VO=0，同时TD导通。2、当VI1<VR1，VI2<VR2时，比较器输出VC1=1，VC2=0，触发器置1，使得定时器输出VO=1，同时TD截止。3、当VI1<VR1；VI2>VR2时，比较器输出VCl=1，VC2=1，触发器维持原状态不变。根据以上分析，可得到555集成定时器功能状态表，如表3.1所示。表3.1 555定时器控制功能表输 入输 出THVODis×<VCC<VCC>VCC×<VCC>VCC×LHHHLH不变L导通截

10、止不变导通为了提高电路的负载能力，在输出端接缓冲器G4。TD与/R接成的反相输出端VO与VO在高、低电平状态上完全相同。秒脉冲发生器电路设计555定时器是一种电路结构简单、使用方便灵活、用途广泛的多功能电路， 可产生各种脉冲,为了给计数器74LS192提供一个时序脉冲信号,使其进行减计数,本设计采用555构成的多谐振荡电路(即脉冲产生电路),其基本电路如图3.3示.其中555管脚图如上图3.2示.由555工作特性和其输出周期计算公式可知,其产生的脉冲周期为: T=0.7(R1+2R2)C 。 3.2 8421BCD码递减计数器模块计数器选用中规模集成电路74LS192进行设计，74LS192是

11、十进制可编程同步加/减计数器，它采用8421码二一十进制编码，并具有直接清零、置数、加/减计数功能。3.2.1 74LS192的工作原理当/LD= 1，CR=0时，若时钟脉冲加入到CPu端，且CPd=l则计数器在预置数的基础上完成加计数功能，当加计数到9时，/CO端发出进位下跳变脉冲；若时钟脉冲加入到端CPd，且CPu=1，则计数器在预置数基础上完成减计数功能，当计数减到0时，/BO端发出借位跳变脉冲。由74LS192构成的三十进制递减计数器如图3.4所示。图3.4 三十进制递减计数器3.2.2计数器单元电路74LS192的计数原理是：只有当借位/BO1端发出借位脉冲时，高位计数器才作减计数。

12、当高、低位计数器处于全零，且CPd为0时，置数/LD2端等于0，计数器完成并行置数，在CPd端的输入时钟脉冲作用下，计数器再次进入下一循环减计数。计数器单元电路如图3.5所示。3.5 计数器单元电路3.3 译码显示电路此模块主要是由74LS48译码器和共阴极七段LED显示器组成，通过计数器加到译码器，从而实现共阴极七段LED显示器从30递减到零的计数显示功能。74LS48七段显示译码器A、B、C、D是BCD码的输入端；a,b,c,d,e,f,g是输出端；试灯输入端：低电平有效。当0时，数码管的七段应全亮，与输入的译码信号无关。本输入端用于测试数码管的好坏；动态灭零输入端：低电平有效。当1、0、

13、且译码输入为0时，该位输出不显示，即0字被熄灭；当译码输入不全为0时，该位正常显示。本输入端用于消隐无效的0。如数据0034.50可显示为34.5；3.4 辅助控制电路为了保证系统的设计要求, 在设计控制电路时, 应正确处理各个信号之间的时序关系。从系统的设计要求可知, 控制电路要完成以下四项功能: 操作“清零”开关，要求计数器清零；闭合启动，减计时器进入计数状态。闭合 “启动” 开关时, 计数器应完成置数功能, 显示器显示30 秒字样; 断开“启动”开关时, 计数器开始进行递减计数。当 “暂停/ 连续”开关处于 “暂停”位置时,控制电路封锁时钟脉冲信号CP , 计数器暂停计数, 显示器上保持

14、原来的数不“暂停/ 连续” 开关处于“连续”位置时, 计数器继续累计计数。 报警电路报警电路用二极管设计。报警电路如图3.8所示。图3.9 光电报警电路图3.8 报警电路当计数到零时,两计数器借位端输出多为低（0）,故本设计将高位片借位反馈到二极管负极性端,此时+5V电源经1k电阻使发光二极管发出光电报警信号,完成报警功能,而在递减计数时,端输出为高（1）,二极管不报警.同时应注意的是，如图可以知道两个与非门构成的基本RS触发器，构成去抖动电路，防止产生机械开关的毛刺现象，并控制输入信号的输入从而达到，暂停计时和继续计时。控制电路中SR锁存器功能表：SRQQ锁存器状态00不变不变不确定0101

15、0101011100 保持接74LS192 的预置数控制端, 当开关合上时, =0,74LS192 进行置数; 当断开时, =1,74LS192 处于计数工作状态, 从而实现功能的要求，当然本设计只要将启动信号直接加到置数端。图3.9是时钟脉冲信号CP 的控制电路,控制CP 的放行与禁止。当定时时间未到时,74LS192 的借位输出信号路,=1, 则CP 信号受 “暂停/ 连续” 开关的控制, 当处于“暂停”位置时,门输出0, 门关闭, 封锁CP 信号, 计数器暂停计数; 当处于 “连续”位置时, 门输出1, 门打开, 放行CP 信号, 计数器在CP 作用下, 继续累计计数。3.4.3 置数/

16、工作电路由于置数为“30”，所以要将高、低电平加在两片74LS192组成的30进制计数器的输入端D、C、B、A的相应端。第一片74LS192的DC端接高电平，BA端接低电平；第二片74LS192的四个输入端均接低电平；两片74LS192的/LOAD端均接高电平。当开关闭合时，计数器置数，数码管显示“30”字样；当开关断开时，计数器开始进行计数。3.4.4 清零/工作电路清零/工作电路由单刀双掷开关与电阻组成。当开关打到清零端，即接高电平时，输出高电平至74192的CLR端，计数器清零；当开关打到工作端，即接地，输出低电平至74192的CLR端，清零端无效，计数器处在工作状态。第四章总结心得体会通过本次课程，使我所学的理论在实践中得到检验，使我对专业理论的掌握更加深刻。每次的问题，经过我们共同的努力，都或多或少的得到了解决，通过这些问题的解决使自己处理实际问题的能力进一步提高，让自己充分认识到了理论与实际之间的差别。身为自动化专业的学生，设计是我们将来必需的技能。而这次课设恰恰给我们提供了一个应用自己所学知识的平台。从通过理论设计，到仿真软件仿真，再到确定具体方案。整个过程都需要我充分利用所学的知识进行思考、借鉴。通过此次电路设计，我加深了对课本知识的认识理解，对电路设计方法也有了一定的初步认识，更加深了我对本