微机接口考试试题复习课

1、复习课2013.6.26第一章绪论 整机概念：计算机是由处理器、存储器、输入/输出接口及三总线（数据总线DB、地址总线AB、控制总线CB）组成 数据总线为双向三态，地址总线为单向三态，控制总线的各信号线特点各异计算机中数和编码的表示 1）进制表示及相互之间的转换：二进制、十进制数、十六进制数 2）有符号数的表示（原码、反码、补码）及相互之间的转换 正数的原码、反码和补码相等 负数的反码等于其原码的符号位不变、其他位求反 负数的补码等于其原码的符号位不变，其他位求反后加一1.7 10000001表示无符号数，其值（ ），表示带符号数补码，其值（ ），表示压缩BCD码，其值（ ）BCD码（Bina

2、ry Coded Decimal） 用二进制编码表示十进制数称为BCD码 。一位十进制数需要用4位二进制编码表示。例如 (0100 1001 0111 1000.0001 0100 1001)BCD ( 4 9 7 8 . 1 4 9 )D压缩BCD码：一个字节表示两位十进制数非压缩BCD码：一个字节表示一位十进制数 （使用低四位）美国国家信息交换标准代码 ASCII码(American Standard Code for Information Interchange)-字母、数字、符号的最普遍的编码。它采用7位二进制数对字符进行编码，本书的附录A给出了常用的ASCII码与字符对照表，其中共

3、有27=128个字符，包括94个可视字符和34个控制字条。ASCII是计算机字符编码的国际标准。 CPURAMROMI/O接口外设ABDBCB 2 组成微机系统的各部分通过地址总线AB、数据总线DB和控制总线CB联系在一起。 1 总线是计算机中各类公共信号线的集合，是计算机系统中各部分联络的规范通道。微机总线功能： 数据总线DB：装载数据和指令代码。总线宽度：总线中信号线的条数。 地址总线AB：装载地址信号，确定被访问的存储单元、I/O端口。地址线的根数决定了CPU所能直接访问的存储空间容量。 CPU的寻址范围 = 2n， n为地址线根数 控制总线CB：CPU向其他部件传送控制信号，其他部件向

4、CPU传送状态信号和请求信号。宽度各异。 采用总线或微通道连接系统的各个部件。 所谓总线是一组能为多个部件共享的公共信息传输线路，可以分时发送与接收各部件的信息。 总线分为：地址总线（AB）、数据总线（DB）和控制总线（CB）采用总线结构有什么优点？ 有了总线结构以后系统中各功能部件之间的相互关系变为了各功能部件面向总线的单一关系。 一个部件只要符合总线标准，就可以连接到采用这种总路线标准的系统中，使系统功能得到扩展。 微机结构的特点：微型计算机系统三个层次微处理器核心级在一片超大规模集成电路上，将运算器、控制器、寄存器组集成在一起，称微处理器。微型计算机硬件系统级以微处理器为核心，辅以存储器

5、（RAM、ROM)，输入输出接口I/O及辅助电路，通过总线与其它部件相连，构成微型计算机。将CPU、存储器、I/O接口、总线等集成在一片超大规模集成电路芯片上，称为单片微型计算机，简称单片机。微型计算机系统系统级硬件系统以微型计算机为核心，配上外围设备（输入输出设备）、电源 ，构成了微型计算机系统硬件系统。软件系统系统软件用户软件微型计算机如果不配有软件，通常称为裸机。第二章8086微处理器成两部分:总线接口部件BIU（Bus Interface Unit）:执行部件EU（Execution Unit）:：取指令和执行指令分开进行，提高了CPU处理速度。四个专用寄存器四个专用寄存器SPSP：堆

6、栈指针：堆栈指针BPBP：基址指针：基址指针：SI: SI: 源变址寄存器源变址寄存器DI:DI:目的源变址寄存器目的源变址寄存器 通用寄存器通用寄存器算术逻辑单元算术逻辑单元ALUALU：主要是加法器。大部分指令主要是加法器。大部分指令的执行由加法器完成。的执行由加法器完成。标志寄存器：标志寄存器：16位字利用了9位。2020位地址加法器位地址加法器四个段寄存器：四个段寄存器：CSCS、DSDS、SSSS、ESESCSCS管理代码段管理代码段;DS;DS管理数据段管理数据段SSSS管理堆栈段管理堆栈段;ES;ES管理附加段管理附加段. .1616位的指令指针寄存器位的指令指针寄存器IPIP：

7、IPIP中的内容是下一条指令中的内容是下一条指令对现行代码段基地址的偏移量，对现行代码段基地址的偏移量，6 6字节的指令队列字节的指令队列总线接口部件总线接口部件BIUBIU从内存从内存取指令取指令, ,取来的总是放在取来的总是放在指令队列中指令队列中; ;执行部件执行部件EUEU从指令队列取指令从指令队列取指令, ,并执行。并执行。段寄存器 段寄存器为分段寻址提供段基址，用于定位段的位置，8086设计有4个段寄存器，分别用于指向4种不同类别的段，可分别存储指令，数据和堆栈等不同类别的数据。4个段寄存器定义为： CS（Code Segment）：保存代码段的段基址，代码段用于存储程序的指令 D

8、S（Data Segment）：保存数据段的段基址，数据段用于暂存原始数据和处理后的中间结果及最终结果 SS（Stack Segment）：保存堆栈段的段基址，堆栈段用于形成堆栈区 ES（Extra Segment）：保存扩展段的段基址，扩展段与数据段类似，一般情况下，数据段用于存储局部变量，扩展段用于存储全局变量 16位的指令指针寄存器IP： IP（Instruction Pointer）存储代码段内的偏移地址，与CS一起构成取指令所需的程序计数器。指令都不能直接修改程序计数器。20位的地址加法器 8086微处理器有20根外部地址线，但内部总线、内部寄存器只有16位，那么如何用16位寄存器描

9、述存储器单元的20位地址呢（即如何形成20位地址输出）？ 8086采用了对存储器分段描述的方法，即将整个存储区划分成很多段,如图所示。每一个存储单元均处于某个段中，且距离该段的起始位置有一个偏移量，也就是说存储单元可以用2个参数来描述：一是16位的段基值，一是16位的偏移量。在指令中的书写格式为段基值：偏移量，称为逻辑地址。其中段基址存放于16位的段寄存器中，偏移量可以根据 不同的寻址方式计算出16位有效地址EA。其20位地址的形成过程就是通过20位地址加法器自动完成。数据寄存器（AX,BX,CX,DX），一般用于存放参与运算的数据或运算的结果，每一个数据寄存器都是16位，这4个16位寄存器的

10、高、低字节可单独作为两个独立的8位寄存器，分别定义为AH,BH,CH,DH和AL,BL,CL,DL。一般可作为通用寄存器使用，但在某些时候各自有专门的用途，根据其特殊用途来命名l AX（Accumulator）：累加器，主要用于加减乘除运算，输入/输出操作时存储操作数、优化移动操作l BX（Base）基址寄存器：在计算内存地址时，常用来存放基址信息l CX（Count）：计数寄存器，在循环和串操作指令中默认为计数器l DX（Data）：数据寄存器，在寄存器寻址I/O指令中存放I/O端口的地址。在做双字长乘、除法运算时，DX和AX合起来存放一个双字长数（32位），其中DX放高16位。2.1.1

11、8086CPU内部结构内部结构 四个专用寄存器 二个指针寄存器 SP （Stack pointer） ：堆栈指针寄存器，用于存储栈顶的偏移地址，其内容与堆栈段寄存器SS的内容相加，提供堆栈操作地址。 BP （Base pointer） ：基指针寄存器，主要用于存储器间接寻址时存储堆栈段的基地址，它构成段内偏移地址的一部分. 二个变址寄存器: SI:（Source Index）： （Source Index）：源索引寄存器，主要用于存储器间接寻址时存储索引地址、串操作时存储源串偏移地址 DI: （Destination Index）：目的索引寄存器，主要用于存储器间接寻址时存储索引地址、串操作时

12、存储目的串偏移地址算术逻辑单元ALU： 主要是加法器。大部分指令的执行由加法器完成。 标志寄存器FR 标志寄存器设计为16位，实际使用9位，其中6位用以存放算术逻辑单元ALU运算后的结构特征，称为状态标志；另外3位可通过人为设置，用以控制8086的3 种特定操作，称为控制标志。通常情况下，只需要关心各状态位的状态，而不需要关心各状态位在FR中的位置，因为它是8086的所有寄存器中中唯一可以位控的寄存器，也就是可以只对某一位进行操作 2.1.1 8086CPU内部结构内部结构D15D14D13D12D11D10D19D8D7D6D5D4D3D2D1D0OFDFIFTFSFZFAFPFCF将08H

13、和FCH两数相加,标志CF、PF、AF、ZF、SF、OF各为何值?CF=1, PF=0, AF=1 ，ZF=0, SF=0, OF=02.1.1 8086CPU内部结构内部结构为有符号数为有符号数：8(4)=4，没有溢出，没有溢出，OF0为无符号数为无符号数：8252=258255，溢出，溢出，CF10000 1000（8）1111 1100（252）0000 01001l8086设计为提供设计为提供16位数据线，位数据线，20位地址线位地址线和若干控制线，信号总数超过和若干控制线，信号总数超过40个，因此个，因此40脚双列直插式脚双列直插式DIP封装的封装的8086采用了复用技采用了复用技术

14、。术。l复用技术包括：分时复用（即：信号线在复用技术包括：分时复用（即：信号线在一些时刻提供一种信息，在另一些时刻提供一些时刻提供一种信息，在另一些时刻提供另一种信息）和分状态复用（即：某些信号另一种信息）和分状态复用（即：某些信号线输出输出定义不同，高电平与低电平定义线输出输出定义不同，高电平与低电平定义不同，在不同模式下定义不同）等。不同，在不同模式下定义不同）等。8086将将地址信号与数据、状态等信号定义在同一个地址信号与数据、状态等信号定义在同一个引脚上，但控制地址信号与其他信号不同时引脚上，但控制地址信号与其他信号不同时出现在引脚。出现在引脚。l8086可以工作在两种模式：最小模式和

15、最可以工作在两种模式：最小模式和最大模式，由引脚大模式，由引脚pin33为模式检测输入信号为模式检测输入信号 ,当输入为高电平时表示设置当输入为高电平时表示设置8086为最小模为最小模式，当输入为低电平时表示设置式，当输入为低电平时表示设置8086为最大为最大模式，而引脚模式，而引脚pin24pin31对应最小模式和对应最小模式和最大模式有两种不同的定义。最大模式有两种不同的定义。地址地址/数据线数据线地址地址/状态线状态线非屏蔽中断非屏蔽中断可屏蔽中断请求可屏蔽中断请求最小最大模式控制最小最大模式控制MN/MX=1,最小模式最小模式MN/MX=0,最大模式最大模式读信号读信号总线保持请求信号

16、总线保持请求信号总线保持响应信号总线保持响应信号写信号写信号存储器存储器/IO控制信号控制信号M/IO=1,选中存储器选中存储器M/IO=0,选中选中IO接口接口数据发送数据发送/接收信号接收信号DT/R=1,发送发送DT/R=0,接收接收数据允许信号数据允许信号地址允许信号地址允许信号中断响应信号中断响应信号测试信号测试信号:执行执行WAIT指令，指令，CPU处于空转等待处于空转等待; TEST有效时有效时,结束等待状态。结束等待状态。准备好信号准备好信号:表示内存表示内存或或I/O设备准备好，设备准备好，可以进行数据传输。可以进行数据传输。复位信号复位信号执行一条指令的时间 CPU从存储器

17、或I/O端口读写一个字节（字）的时间。CPU的基本时间单位。一个基本时钟周期又称T状态。第三章 8086指令系统 8086结构的基本数据类型 字节：8位 字：16位，2个字节 双字：32位，4个字节 四字：64位，8个字节（80486CPU引入） 双四字：128位，16个字节（Pentium III) 数据在内存中的字节顺序 8086多字节数据的存放原则是低位字节在低端地址，高位字节在高端地址。 而最低地址就是操作数的地址。 3.3 8086的操作数的寻址方式 寻址 根据指令内容确定操作数地址的过程，称为寻址。 有效地址 根据寻址方式计算所得到的地址叫做有效地址EA，也就是段内偏移地址。有效地

18、址还需要与相应的段基地址组合才是20位的物理地址，该工作由CPU完成。 寻址方式在两种方式下被涉及： 操作数的寻址方式和对调用或转移指令的寻址方式。8086的数据寻址方式包括：1）隐含寻址方式，即指令中隐含规定了操作数所在位置。如乘法指令MUL BL 中隐含规定了 一个乘数在AL中，另一个乘数由指令给出在BL中，乘积存入AX中2)数据型操作数寻址方式，包括：立即数寻址操作数在指令中寄存器寻址操作数在寄存器R中直接寻址寄存器间接寻址基址寻址和变址寻址基址变址寻址串操作寻址I/O端口寻址操作数在I/O中3）目标地址寻址方式，包括：相对程序寻址，直接程序寻址，间接程序寻址操作数在存储器M中3.3.3

19、 存储器操作数寻址方式操作数在存储器中，则需用逻辑地址描述操作数所在位置，也就是需要用段基值：偏移量段基值：偏移量来描述操作数。其中段基值存入段寄存器，偏移量用有效址EA描述。一般指令的操作类型不同，段基址与偏移地址的来源也不同，下表为不同操作的物理地址来源操作类型操作类型段基址段基址偏移地址偏移地址正常来源其他来源取指令CS 无IP堆栈操作SS无SP串操作源地址DS CS，SS，ESSI串操作目的地址ES无DI用BP间接寻址SSCS，SS，ES有效地址EA一般数据存取（非BP）DSCS，SS，ES有效地址EA3.3.4 I/O端口寻址 8086采用独立编址的I/O端口，用专门的输入/输出指令

20、（IN,OUT）对I/O端口进行操作，其寻址个数：最多可达216=65536个。 直接寻址，地址编号中断入口地址 ；3中断服务阶段（1）保护现场，各寄存器入栈（2）CPU开放中断，实现中断嵌套（3）中断服务程序，执行输入/输出或事件处理（4）CPU关中断，为恢复现场作准备（5）恢复现场，各寄存器出栈4中断返回IRET指令后，断点恢复 (IP,CS,FLAG依次出栈) 第8章 定时/计数技术8.1 定时基本概念8.2 可编程计数器/定时器82538.3 8253应用举例 8.3.1 计数器/定时器 8253的初始化 8.3.2 时钟程序本章小结本章习题8.2.1 8253外部特性与内部编程结构外

21、部特性与内部编程结构 计数器/定时器8253特点 三个独立16位计数器 6种工作方式 二进制计数与BCD码计数：在二进制时，写入初值的范围为0000HFFFFH，其中0000H为最大值，代表65536；在BCD码计数时，写入初值范围为00009999，其中0000代表最大值10000 单一5V供电 最高计数速率2.6Mhz(8253),8Mhz(8254) 片内寻址 A1 A0= 00、01、10、11 对应：通道0、1、2和控制口地址 3.计数器/定时器的工作特点 1）门脉冲GATE控制时钟输入； 2）用门脉冲来重新启动计数； 3）用门脉冲停止计数； 4）单一计数； 5）循环计数.计数初值计

22、数初值n =时钟频率fc/输出频率fout =定时时间Tout/时钟脉冲周期Tc5.编程命令方式命令字对8253初始化方式命令字的格式 8.2.2 8253控制字格式控制字格式 SC1 SC0 RW1 RW0 M2 M1 M0 BCD 1-计数值为计数值为BCD码格式码格式0-计数值为二进制格式计数值为二进制格式M2 M1 M0 模式选模式选择择 0 0 0 模式模式0 0 0 1 模式模式1 / 1 0 模式模式2 / 1 1 模式模式3 1 0 0 模式模式4 1 0 1 模式模式50 0-对计数器进行锁对计数器进行锁存存0 1-只读只读/写低写低8位字节位字节 1 0-只读只读/写高写高

23、8位字节位字节1 1-先读先读/写低写低8位字节位字节, 再读再读/写高写高8位字位字节节.0 0-选计数器选计数器00 1-选计数器选计数器11 0-选计数器选计数器21 1-无意义无意义 8.2.3 8253的工作模式的工作模式 方式0计数结束产生中断 一次定时或计数,重写初值,启动新一轮的计数 方式1可编程的单脉冲(单稳)触发器 GATE边沿触发,启动新一轮计数 方式2分频器(速度波发生器) 具有计数初值重装能力 方式3方波发生器 具有计数初值重装能力 方式4软件触发的选通信号发生器 一次定时,重写初值,启动新一轮的计数 方式5硬件触发的选通信号发生器 GATE边沿触发新一轮计数 8255A是INTER系列的并行接口芯片。它是可编程的，可以通过软件来设置芯片的工作方式。一、8255A的特点 1.具有3个并行8位数据端口A、B、C 2. A口有3种工作模式，B口有2种工作模式，C口只有1种工作模式 3.每个端口带输入带缓冲寄存器和输出带锁存寄存器